05章硅、锗晶体中的杂质和缺陷.ppt

《05章硅、锗晶体中的杂质和缺陷.ppt》由会员分享，可在线阅读，更多相关《05章硅、锗晶体中的杂质和缺陷.ppt（93页珍藏版）》请在三一办公上搜索。

1、第4章 硅、锗晶体中的杂质和缺陷,单晶的电学参数通常是采用掺杂的方法，即在单晶生长过程中加入一定量的杂质，并控制它们在晶体中的分布来解决。本章结合硅、锗单晶生长的实际，介绍掺杂技术，然后介绍硅、锗单晶中缺陷的问题。,理想半导体：1、原子严格周期性排列，具有完整的晶格结构。2、晶体中无杂质，无缺陷。3、电子在周期场中作共有化运动，形成允带和禁带电子能量只能处在允带中的能级上，禁带中无能级。本征半导体晶体具有完整的（完美的）晶格结构，无任何杂质和缺陷。由本征激发提供载流子。,实际半导体：1、总是有杂质、缺陷，使周期场破坏，在杂质或缺陷周围引起局部性的量子态对应的能级常常处在禁带中，对半导体的性质起

2、着决定性的影响。2、杂质电离提供载流子。,杂质半导体,杂质和缺陷可在禁带中引入能级，从而对半导体的性质产生了决定性的作用,一、杂质存在的方式,金刚石结构Si中，一个晶胞内的原子占晶体原胞的34%，空隙占66%。,杂质与本体元素不同的其他元素,(2)替位式杂质占据格点位置。大小接近、电子壳层结构相近,Si：r=0.117nmB：r=0.089nmP：r=0.11nm,Li：0.068nm,(1)间隙式杂质位于间隙位置。,Li,1.VA族的替位杂质施主杂质,在硅Si中掺入P,磷原子替代硅原子后，形成一个正电中心P和一个多余的价电子,束缚态未电离离化态电离后,二、元素半导体的杂质,电离时，P原子能够

3、提供导电电子并形成正电中心，施主杂质。,施主杂质 施主能级,被施主杂质束缚的电子的能量比导带底Ec低，称为施主能级，ED。由于施主杂质少，原子间相互作用可以忽略，施主能级是具有相同能量的孤立能级,ED,施主浓度：ND,施主电离能ED=弱束缚的电子摆脱杂质原子束缚成为晶格中自由运动的 电子（导带中的电子）所需要的能量,EC,ED,ED=ECED,施主电离能,EV,-,束缚态,离化态,+,施主杂质的电离能小，在常温下基本上电离。,含有施主杂质的半导体，其导电的载流子主要是电子N型半导体，或电子型半导体,在Si中掺入B,B具有得到电子的性质，这类杂质称为受主杂质。受主杂质向价带提供空穴。,2.A族替

4、位杂质受主杂质,B获得一个电子变成负离子，成为负电中心，周围产生带正电的空穴。,B,B,EA,受主浓度：NA,(2)受主电离能和受主能级,受主电离能EA=空穴摆脱受主杂质束缚成为导电 空穴所需要的能量,-,束缚态,离化态,+,受主杂质的电离能小，在常温下基本上为价带电离的电子所占据空穴由受主能级向价带激发。,含有受主杂质的半导体，其导电的载流子主要是空穴P型半导体，或空穴型半导体。,施主和受主浓度：ND、NA,施主：Donor，掺入半导体的杂质原子向半导体中提供导电的电子，并成为带正电的离子。如Si中掺的P 和As 受主：Acceptor，掺入半导体的杂质原子向半导体提供导电的空穴，并成为带负

5、电的离子。如Si中掺的B,小结！,等电子杂质,N型半导体特征：,a 施主杂质电离，导带中出现施主提供的导电电子,b 电子浓度n 空穴浓度p,P 型半导体特征：,a 受主杂质电离，价带中出现受主提供的导电空穴,b空穴浓度p 电子浓度n,N型和P型半导体都称为极性半导体,P型半导体价带空穴数由受主决定，半导体导电的载流子主要是空穴。空穴为多子，电子为少子。,N型半导体导带电子数由施主决定，半导体导电的载流子主要是电子。电子为多子，空穴为少子。,多子多数载流子少子少数载流子,杂质向导带和价带提供电子和空穴的过程（电子从施主能级向导带的跃迁或空穴从受主能级向价带的跃迁）称为杂质电离或杂质激发。具有杂质

6、激发的半导体称为杂质半导体,杂质激发,3.杂质半导体,电子从价带直接向导带激发，成为导带的自由电子，这种激发称为本征激发。只有本征激发的半导体称为本征半导体。,本征激发,N型和P型半导体都是杂质半导体,施主向导带提供的载流子=10161017/cm3 本征载流子浓度,杂质半导体中杂质载流子浓度远高于本征载流子浓度,Si的原子浓度为10221023/cm3,掺入P的浓度/Si原子的浓度=10-6,例如：Si 在室温下，本征载流子浓度为1010/cm3，,上述杂质的特点：,施主杂质：,受主杂质：,浅能级杂质,杂质的双重作用：,改变半导体的导电性 决定半导体的导电类型,杂质能级在禁带中的位置,杂质的

7、补偿作用,(1)NDNA,半导体中同时存在施主和受主杂质，施主和受主之间有互相抵消的作用,此时半导体为n型半导体,有效施主浓度n=ND-NA,EA,(2)NDNA,此时半导体为p型半导体,有效受主浓度p=NA-ND,(3)NDNA,杂质的高度补偿,本征激发产生的导带电子,本征激发产生的价带空穴,深杂质能级,根据杂质能级在禁带中的位置，杂质分为：,浅能级杂质能级接近导带底Ec或价带顶Ev，电离能很小,深能级杂质能级远离导带底Ec或价带顶Ev，电离能较大,EC,ED,EV,EA,Eg,EC,EA,EV,ED,Eg,例：在Ge中掺Au 可产生3个受主能级，1个施主能级,Au的电子组态是：5s25p6

8、5d106s1,Au,Ge,Ge,Ge,Ge,Au+,Au0,Au-,Au2-,Au3-,多次电离，每一次电离相应地有一个能级既能引入施主能级又能引入受主能级,1.Au失去一个电子施主,Au,Ec,Ev,ED,ED=Ev+0.04 eV,Ec,Ev,ED,EA1,Au,2.Au获得一个电子受主,EA1=Ev+0.15eV,3.Au获得第二个电子,Ec,Ev,ED,EA1,Au2,EA2=Ec-0.2eV,EA2,4.Au获得第三个电子,Ec,Ev,ED,EA1,EA3=Ec-0.04eV,EA2,EA3,Au3,深能级杂质特点：不容易电离，对载流子浓度影响不大；一般会产生多重能级，甚至既产生施

9、主能级也产生受主能级。能起到复合中心作用，使少数载流子寿命降低。,Ec,Ev,ED,EA,Au doped Silicon,0.35eV,0.54eV,1.12eV,杂质能级 杂质对硅、锗电学性质的影响与杂质的类型和它们的能级在禁带中的位置等有关。硅、锗中的杂质大致可分为两类：一类是周期表中族或V族杂质，它们的电离能低，对材料的电导率影响大，起受主或施主的作用。浅能级杂质 另一类杂质是周期表中除族和V族以外的杂质，特别是I副族和过渡金属元素，它们的电离能大，对材料的导电性质影响较小，主要起复合中心或陷阱的作用。深能级杂质,4.1.2 杂质对材料性能的影响,1杂质对材料导电类型的影响当材料中共存

10、施主和受主杂质时，它们将相互发生补偿，材料的导电类型取决于占优势的杂质。一些离子半导体材料，如大多数一族化合物，晶体中的缺陷能级对半导体的导电类型可起支配作用。,2杂质对材料电阻率的影响,同样的掺杂浓度，载流子的迁移率越大，材料的电阻率越低。如果半导体中存在多种杂质，在通常情况下，会发生杂质补偿，可以其电阻率与杂质浓度的关系可近似表示为:,如果施主杂质占优势，则有：,如果受主杂质占优势，则有：,在有杂质补偿的情况下，电阻率主要由有效杂质浓度决定。总的杂质浓度NI=NA+ND也会对材料的电阻率产生影响，因为当杂质浓度很大时，杂质对载流子的散射作用会大大降低其迁移率。例如，在硅中、V族杂质，当N1

11、016cm-3时，对室温迁移率就有显著的影响，这时需要用实验方法(Hall法)来测定材料的电阻率与载流子浓度。,在室温下(300K)硅、锗的电阻率值随施主或受主浓度的变化关系。,3杂质对非平衡载流子寿命的影响,半导体材料中的杂质和缺陷，特别是重金属杂质，具有多重能级且是深能级，对电子和空穴的复合起着“中间站”的作用，成为复合中心，大大缩短了非平衡载流子的寿命。,4-2 硅、锗晶体的掺杂,影响单晶内杂质数量及分布的主要因素是：原料中的杂质种类和含量杂质的分凝效应杂质的蒸发效应生长过程中坩埚或系统内杂质的沾污加入的杂质量,4-2-1 直接硅单晶中杂质的掺入一、掺杂量的计算1、只考虑杂质分凝时的掺杂

12、材料的电阻率与杂质浓度CS有如下关系：1/CSe（43）为电子（或空穴）迁移率正常凝固的杂质分布为CS=KC0(1-g)K-1（44）将43代入44式可算出在拉单晶时，拉出的单晶的某一位置g处的电阻率与原来杂质浓度的关系：,如果要拉w克锗，所需要加入的杂质量m为：,思考：为什么会是 m=C0wA/dN0这一公式？而不是 m=wC0,C0:杂质浓度，每立方米晶体中所含的杂质数目 单位：个cm-3,w:单晶质量 单位：g,A:杂质的摩尔质量 单位：g mol-1,d:单晶的密度，单位：g cm-3,N0:阿佛加德罗常数，单位：个 mol-1,一般都不采用直接加入杂质的办法，而是把杂质与锗(硅)先做

13、成合金，(称之为母合金)，拉单晶时再掺入，这样可以比较准确的控制掺杂量。课本例2 有锗W(g)，拉制g处电阻率为的单晶，应加入杂质浓度为Cm的母合金量为多少？（设原料锗中杂质量远小于合金中杂质的量）解：因为杂质在母合金中的总数和在熔体中的总数相等。,又因为：d(母合金密度)d(锗密度)，M合金的质量一般很小 W锗+M合金W锗,母合金可以是单晶(或多晶)，通常在单晶炉内掺杂拉制，测量单晶电阻率后，将电阻率曲线较平直部分依次切成0.350.40mm厚的片，再测其电阻率，清洗后编组包装顺次使用。母合金中杂质的含量用母合金浓度(cm-3)来表示，其大小可通过试拉单晶头部电阻率求出。其公式为：试拉单晶重

14、单晶头部杂质浓度=掺杂母合金量母合金浓度K(杂质的分凝系数)单晶头部浓度由N曲线查得。,2、考虑坩埚污染及蒸发的掺杂(1)坩埚污染,(2)同时考虑坩埚污染和杂质的蒸发,二、实际生产中的近似估算,在真空下拉制N型中、高阻硅单晶掺杂量的估算法。空白试验，测，根据-N图确定载流子浓度N=CS1 对一批新的多晶原料和坩埚，不掺杂拉单晶，测量其导电类型和头部电阻率，并由-N图找出对应的载流子浓度即单晶中的杂质浓度Cs。此CS是多晶硅料、坩埚和系统等引入的沾污共同影响的数值。,确定熔体中的来源于原料和坩埚的杂质浓度CL1,求对应于所要求的电阻率，理论上熔体中的杂质浓度CL2 若所要求硅单晶是N型，电阻率范

15、围上下，取上相应于单晶头部电阻率，再由N图找出相应杂质浓度CS2，求CS2对应的熔体中杂质浓度,熔体,单晶,求熔体中实际杂质浓度CL 考虑原料与坩埚引入杂质的影响(杂质补偿)，在拉制电阻率上 下范围单晶时，实际杂质浓度应为 CL=CL2-CL1(试拉单晶为同型)CL=CL2+CL1(试拉单晶为不同型),考虑杂质的蒸发作用，最初加入杂质后，熔硅内杂质浓度应为,式中，E为蒸发常数(cms)，A为蒸发面积(cm2)，它是坩埚中熔硅表面面积，v为熔硅体积(cm3)，t为拉晶时间(s)。,确定需加入母合金质量,如果蒸发效应很小，则掺杂公式为,三、杂质掺入的方法,在直拉法中掺入杂质的方法有共熔法和投杂法两

16、种。对于不易挥发的杂质如硼，可采用共熔法掺入，即把掺入元素或母合金与原料一起放在坩埚中熔化。对于易挥发杂质，如砷、锑等，则放在掺杂勺中，待材料熔化后，在拉晶前再投放到熔体中，并需充入氩气抑制杂质挥发。,4-2.2 单晶中杂质均匀分布的控制,电阻率均匀性是半导体材料质量的一个指标下面讨论用直拉法生长晶体时，控制其电阻率均匀性的几个方法,直拉法生长单晶的电阻率的控制 1直拉法单晶中纵向电阻率均匀性的控制 影响直拉单晶电阻率的因素有杂质的分凝、蒸发、沾污等。对于K1的杂质，分凝会使单晶尾部电阻率降低；而蒸发正好相反，蒸发会使单晶尾部电阻率升高；坩埚的污染(引入P型杂质)会使N型单晶尾部电阻率增高，使

17、P型单晶尾部电阻率降低。如果综合上述的影响因素，使纵向电阻率逐渐降低的效果与使电阻率逐渐升高的效果达到平衡，就会得到纵向电阻率比较均匀的晶体。对锗单晶来说，杂质分凝是主要的，而对于硅单晶而言，杂质的分凝与蒸发对纵向电阻率的均匀性都有很大的影响。下面介绍控制单晶纵向电阻率均匀性方法。,(1)变速拉晶法。此法基于Cs=KCL这一基本原理，因为在拉晶时，若杂质Kl，CL将不断增大，要保持Cs不变，则必须使K值变小。实际上，K应为Keff，它随拉速和转速而变。当拉速f小时，KeffK0，f 增大，Keff也增加。若在晶体生长初期用较大的拉速，随后随着晶体的长大而不断减小拉速，保持CL与Keff乘积不变

18、，这样拉出来的单晶纵向电阻率就均匀了。一般变拉速比较方便，但改变拉速f是有一定范围的，f太大晶体易产生缺陷，f大小，生产时间过长。,对于硅，因有蒸发及其他因素影响可利用。例如由变拉速拉出的晶体尾部电阻率较低，可把晶体尾部直径变细，降低拉速，增加杂质蒸发使CL变小，而改善晶体电阻率的均匀性。反之，如单晶尾部电阻率高，可增加拉速，降低真空度减少杂质蒸发使电阻率均匀。,(2)双坩埚法(连通坩埚法、浮置坩埚法)。在拉制锗单晶时对于K1的杂质(但K1的杂质不能用)，用连通坩埚法可控制单晶纵向电阻率的均匀性。连通坩埚的结构如图42所示，它是在一个小坩埚外面再套上一个大坩埚，且内坩埚下面有一个连通孔与外面大

19、坩埚相连。所掺杂质放在内坩埚里，并从内坩埚内拉晶(浮置坩埚是在一个大坩埚内放一个有孔的小坩埚)。,基本原理，由Cs=KCL可知，在拉晶时，若杂质Kl，CL将不断增大，要保持Cs不变，则必须使K值变小(变速拉晶法)或CL变小。使用双坩埚，当拉出部分单晶，内坩埚的CL变大时，外坩埚中的锗液进入内坩埚，又使CL变小。当锗熔化后，内外坩埚中的熔体液面相同。拉晶时，内坩埚内熔体减少，液面降低，外坩埚中的纯锗液通过连通孔流入，保持内坩埚中液体体积不变，而杂质则不易通过连通小孔流到大坩埚中。但当晶体生长得较长，内坩埚中杂质量变少时，晶体电阻率也会上升。如果K较小时，生长的晶体所带走的杂质少，内坩埚熔体中杂质

20、浓度变化是缓慢的，晶体纵向电阻率就比较均匀。,另一方面，如拉制晶体的总质量m相同，内坩埚中熔体质量mi愈大，拉晶时进入内坩埚稀释熔体的纯锗液量越小，电阻率也就均匀。用此法拉晶，一般不把内坩埚中的熔体拉光而是只拉出一部分后再重新加料，熔融后再拉，这样可以得到一批纵向电阻率均匀的晶体。对于锗来说，剩余的锗在石墨坩埚内凝固时不会使坩埚炸裂，故广泛应用此法。而熔硅凝固时会使坩埚炸裂(熔硅会与坩埚反应)，这个方法一直未被使用。,2径向电阻率均匀性的控制 影响单晶径向电阻率均匀性的主要原因是晶体生长时固液界面的平坦度和小平面效应。(1)固液交界面平坦度的影响。在晶体生长时，如果熔体搅拌均匀，则等电阻面就是

21、固液交界面(熔体中的杂质浓度与晶体中杂质浓度不同，所以电阻率不同，只有在固液交界面电阻才会相等)。在杂质K1时，凸向熔体的界面会使径向电阻率出现中间高边缘低，凹向熔体的界面则相反，平坦的固液界面其径向电阻率均匀性就比较好。拉晶时固液交界面的形状是由热场分布及晶体生长运行参数等因素决定的。在直拉单晶中，固液面的形状是由炉温分布及晶体散热等因素综合作用的结果。,在拉晶时，在固液界面处热交换主要有四种：熔硅凝固放出的相变潜热，熔体的热传导，通过晶体向上的热传导，通过晶体向外的辐射热。潜热对整个界面是均匀的，在生长速率一定时大小也不变。(导热快，降温快，凝固速度增加)在生长晶体头部时，固液界面距单晶炉

22、水冷籽晶杆较近，晶体内温度梯度较大，使晶体纵向导热大于表面辐射热，所以固液界面凸向熔体，在晶体生长到中部，纵向导热等于表面辐射热，故界面平直。在晶体尾部，纵向导热小于表面辐射热，使固液交界面凹向熔体。,为了获取径向电阻率均匀的单晶，必须调平固液界面。采用的方法有：调整晶体生长热系统，使热场的径向温度梯度变小。调节拉晶运行参数，例如对凸向熔体的界面，增加拉速，使晶体凝固速度增加，这时由于在界面上放出的结晶潜热增大，界面附近熔体温度升高，结果熔化界面处一部分晶体，使界面趋于平坦。反之，如生长界面凹向熔体，可降低生长速度，熔体会凝固一个相应的体积，使生长界面趋于平坦。,调整晶体或坩埚的转速 增加晶体

23、转速会使固液界面由下向上运动的高温液流增大，使界面由凸变凹。坩埚转动引起的液流方向与自然对流相同，所起的效果与晶体转动完全相反。增大坩埚内径与晶体直径的比值，会使固液界面变平，还能使位错密度及晶体中氧含量下降，一般令坩埚直径：晶体直径=32.5：1。,(2)小平面效应的影响。晶体生长的固液界面，由于受坩埚中熔体等温线的限制，常常是弯曲的。如果在晶体生长时迅速提起晶体，则在(111)的锗、硅单晶的固液界面会出现一小片平整的平面，它是(111)原子密排面，通常称之为小平面。在小平面区杂质浓度与非小平面区有很大差异，这种杂质在小平面区域中分布异常的现象叫小平面效应。由于小平面效应，小平面区域电阻率会

24、降低，严重时会出现杂质管道芯。为了消除小平面效应带来的径向电阻率不均匀性，需将固液界面调平。,二、水平区熔拉晶时杂质的控制(区域匀平法)在用水平区熔法生长单晶时的掺杂，是把杂质放在籽晶与料锭之间，随着熔区的移动使杂质分布在整个晶锭中。利用这种方法可以得到比较均匀的电阻率分布，因此又称区域匀平法,区熔法拉晶的径向电阻率均匀性也与固液界面形状有关。如交界面与生长方向垂直、平坦，则电阻率均匀，但往往由于在水平区熔舟内熔体的流动情况不同，在舟底部熔体受舟壁的阻碍流动较慢，而使它杂质含量较多，因此在长成的晶体横截面上呈现上部电阻率高，底部低状态。通过加强熔区搅拌，生长速率放慢，调整热场使温度对材料锭分布

25、对称等办法，均有助于径向电阻率均匀性的改进。,晶体中的条纹和夹杂,1杂质条纹由熔体生长Si，Ge及化合物半导体晶体，如果沿着其纵、横剖面进行性能检测，会发现它们的电阻率、载流子寿命以及其他物理性能出现起伏。当用化学腐蚀时，其腐蚀速度也出现起伏，最后表面出现宽窄不一的条纹。这些条纹是由于晶体中杂质浓度的起伏造成的，因此又称为杂质条纹。,晶体中杂质浓度会出现起伏的原因：由杂质分凝可知，晶体中杂质浓度Cs=KeffCL，在一个不太长的时间间隔内，CL可近似认为不变。因此，Keff的变化直接决定着晶体中杂质的浓度。由于Keff与生长速率f和扩散层厚度有关，如直拉法晶转速一定，d也一定，那么Keff的起

26、伏直接与生长速率的起伏有关。事实上，正是晶体生长速率的微起伏，造成了晶体中杂质浓度的起伏。晶体生长速率起伏的原因主要有：(1)由于单晶炉的机械蠕动和机械振动，使提拉或熔区移动速率产生无规则的起伏。这时产生的杂质条纹叫间歇式条纹。(2)由于晶体转轴和温度场轴不同轴，使生长速率发生起伏,(3)由于加热器功率或热量损耗(如水冷、气流状况)的瞬间变化引起生长速率的变化也会出现杂质条纹。(4)由于液流状态非稳流动，熔体内温度产生规则或不规则的起伏，从而引起生长速率的起伏产生杂质条纹。杂质条纹的存在使材料的微区电性质发生较大的差异，这对大规模集成电路的制作是十分不利的。消除办法：可以将掺杂的单晶在一定温度

27、下退火，使一部分浓度较高的杂质条纹衰减。另一方法是采用中子嬗变法生产N型硅单晶，或在无重力条件下(太空实验室)，磁场抑制自然对流引起的熔体温度波动可消除一部分杂质条纹。,五、硅、锗单晶中有害杂质的防止,硅单晶中的重金属元素Cu、Fe、Ni、Mn、Au、Ti；碱金属Li,Na,K；非金属C、O等对器件性能有重大影响。重金属大都是快扩散杂质，而且溶解度随温度下降变得很小，它们易在器件降温时沉积在PN结、SiSiO2界面、位错、层错等处，使器件漏电流增大，出现低软击穿。它们还能起复合中心或陷阱作用，降低少子寿命、影响器件的放大系数、反向电流等指标。碱金属杂质Li、Na、K等能在平面工艺SiO2绝缘膜

28、中引入不稳定的正电荷，在硅的内表面形成空间电荷层或反型层引起表面沟道效应，产生很大的漏电流。以上这些杂质，除了在多晶硅生产时要尽量降低外，在单晶生长工艺，如多晶腐蚀，清洗，装炉等过程中要严加防范，减少有害杂质的沾污。,硅单晶中的氧含量，通常为2101551017cm-3。直拉单晶因高温时，硅与石英坩埚作用(Si十SiO22SiO)，氧大量进入硅熔体中，所以氧含量较高。区熔硅单晶的氧含量则较少。氧含量的测定可以用红外光谱法。氧在硅中处于间隙位置，它破坏SiSi键而形成SiO键。由于SiO键的伸张运动，在9m处产生很强的红外吸收峰，其半峰宽与氧浓度有关，因此可用此吸收峰来测定硅中的氧含量。硅中含氧

29、的缺点：硅中的氧沉淀会妨碍光刻，如沉淀物在PN结区，由于SiO2微粒的介电常数小，会在圆球形的SiO2周围形成一个局部的高电场，引起微等离子击穿。,硅中含氧的优点：近来的研究发现，如果将高氧硅单晶片在高温1050非氧气氛中退火，则硅片表面的氧将扩散逸出，使浓度降低。然后将硅片在650二次退火时，在硅片表面将无氧沉淀，但在硅片内部则产生高密度的氧沉淀，这些氧沉淀产生缺陷和晶格畸变的应力场，能吸附金属杂质和产生微缺陷的间隙原子，使硅片表面完整性提高。用这种有内吸杂的硅片做器件(器件做在无氧沉淀区)，可以大大提高成品率，并使少数载流子寿命提高，这种技术称为本征内吸杂技术。另外，硅中溶解氧还能提高硅片

30、的抗翘曲力，使强度增大。所以对硅中氧的利弊要有全面的认识,直拉工艺中降低氧含量的措施：设计合理热场避免熔体过热；减少原料中的氧含量；控制晶体直径，使坩埚直径与其直径比为2.5：13.0：1，使熔硅自由表面增大，有利于氧的逸出；防止拉晶中途回熔；适当降低籽晶转速，一般小于10rmin，以减少坩埚壁反应生成的SiO向熔体中扩散在真空下拉晶，加速SiO的挥发，如用Ar气拉晶要注意Ar的提纯，防止CO，CnHm的引入。另外，采用偏心拉晶亦能降低氧含量，因偏心拉晶晶体不断地与熔硅自由表面接触，而自由表面中SiO易挥发，故进入晶体中的氧量就低，然而此法易生成漩涡缺陷。目前直拉硅单晶中氧含量在(3.85.5

31、)1017cm-3。区熔法因不与石英坩埚接触，从而消除了氧的主要来源之一、由于SiO蒸气压较大，采用真空区熔工艺更有利SiO的逸出，在1.3310-3 Pa真空下可制取含氧量为1015cm-3的低氧硅单晶。,4-3 硅、锗单晶的位错,在硅、锗晶体生长与加工时，常常引入应力而产生很多位位错，这些位错也常以不同的组态，如星形结构、位错排，系属结构分布在晶体中。晶体中的位错对材料和器件性能的影响是多方面的。4-3-l 位错对材料和器件性能的影响1.对载流子浓度的影响 目前讨论这个问题有几种理论。肖克莱，瑞德认为棱位错处的原子有一个悬挂键，因此可以接受一个电子形成电子云的满壳层，也就是对应于一个受主能

32、级，整个位错线犹如一串受主。对于螺位错没有悬挂键，因此对晶体电性质方面的影响是不重耍的。,Glenaser认为位错接受电子之后会带电。由予库仑力作用会形成空间电荷区，此电荷区会引起能带弯曲。并且还指出在N型材料中位错是受主能级，离导带底约0.52eV。它对电子的俘获截面为10-16cm-2。在P型材料中位错是施主能级，其位置与电阻率有关。对于200、50、10cm的P型硅，施主能级分别为距价带顶0.50、0.42和0.38eV，它对空穴的俘获截面是10-16cm-2。在一般情况下，位错对载流子浓度影响不大。,2位错对迁移率的影响 按照肖克莱瑞德理论，位错线是一串受主，接受电子后形成一串负电中心

33、。出于库仑力作用，在位错线周围形成一个圆柱形的正空间电荷区。在空间电荷区内存在的电场增加了对电子的散射而使电子迁移率减少。此外出于空间电荷区的存在，电子运动时要绕过它们，导致宏观迁移率降低并且在平行位错线与垂直位错线方向上的迁移率不同。3位错对载流子寿命的影响 实验表明，位错对载流子的产生与复合，对非平衡载流子寿命的影响有时是不能忽视的。Kurtz发现硅中位错密度ND在104107cm-2时，它与少数载流子寿命r有如下关系：=1/NDR 式中，R为单位长度位错线的复合效率，对于Ge，它随电阻率增加而减少。对于Si在300K，ND为104105 cm-2时，1/R=15,LaMrence总结了不

34、同人的实验结果得出：在位错密度低予103 cm-2时，少数载流子寿命随ND减少而降低；当ND在103104 cm-2时，有最长的寿命值；当ND 10-2 cm-2时，寿命随ND的增加而降低。但是也有人认为，位错对于少子寿命没有影响，对少子寿命有影响的位错是因 为有重金属杂质沉淀的缘故。显然这是一个很复杂的问题。还需要进一步深入研究。,4位错对器件的影响 位错对器件的影响主要有以下三方面：(1)金属杂质极容易在位错上沉淀，破坏PN结的反向特性。实验表明在有金属沉积位错的局部PN结区域中，电离倍增因子M急剧增大，PN结的反向V-I特性曲线出现不连续点，击穿电压大大降低，击穿时发出辉光，称为等离子击

35、穿。但是如位错处无金属杂质沉淀，它即使穿过PN结也不一定破坏结特性。(2)在应力作用下，位错处出现增强扩散。LaMrence发现在扩散过程中静止位错(即在扩散过程中位错没有移动)不引起增强扩散。在外加的机械应力或点阵错配和沉淀的点阵收缩等应力作用下，位错运动出现大量过剩空位，给替代式杂质原子的扩散创造了方便的条件而引起增强扩散。这种沿位错的增强扩散和沿位错的金属沉淀会引起PN结的V-I特性的“软化”和晶体管发射极一集电极间的管道漏电或穿通，特别是对浅结器件的影响更为明显。,(3)位错引起噪声增加。有位错的单晶器件的噪声电压明显地高于无位错单晶的器件。有人认为这是由于棱位错相当于受主键，在位错附

36、近载流子的产生一复合引起电导率的局部涨落而引起的。综上所述可以看出：纯净的位错对材料和器件的性能的影响是小的，而含有重金属沉淀的位错则对少子寿命，器件的击穿性能，V-I特性等产生不良影响，但又可以利用位错吸收杂质和位错攀移运动消除空位的特点，使单晶中的有害杂质吸附在局部位错区域，从而改善其他区域的器件特性。,432无位错单晶 一、半导体单晶材料中位错的来源 在半导体单晶制备和加工过程中引入位错的原因有：(1)在单晶生长时籽晶(或衬底)中含有位错，而且位错露头在生长面上，因位错线不能在晶体内部中断，它们将随着晶体的生长由籽晶延伸到新生长的晶体中，直到与晶体表面相交时为止，这叫位错遗传。在位错遗传

37、时，只能增加位错线的长度而不会增加位错线的数目。(2)由于应力引入位错。在晶体生长和加工过程中，机械损伤(如重划痕，边缘裂缝，缺口等)、过大的温度梯度、急冷急热会引起较大的应力。当应力超过材料在该温度下的屈服强度时就会使晶体滑移变形引入位错，并能继续增殖，使位错密度增大。因此，在由熔体拉晶时，籽晶不预热就与熔体接触，籽晶表面有损伤，籽晶与熔体接触不良，拉晶时温度剧烈变化，机械振动，晶体骤冷等都可以引入位错。,特别是在晶体生长时，晶体内有一定温度分布，晶体径向温度按抛物线规律变化，而纵向则按指数规律变化，这种温度分布将使晶体各处热膨胀程度不同，因为晶体表面温度低，中间温度高，使晶体中央受到压缩应

38、力，表面受扩张应力。如果把晶体看成是由许多薄层组成，在晶体弯曲时，各层之间会发生滑移，产生位错。,二、拉制无位错单晶工艺 对于拉制无位错单晶，目前已形成一套工艺，其要点是：1正确地选择籽晶晶向和制备籽晶 籽晶是晶体生长的基础，它的结晶特性和完整性对所生长静晶体有很大的影响。一般说来，用来切制籽晶的单晶应是没有系属结构或星形结构的晶体。因为在拉晶时，籽晶与熔体相接触，由于突然受热冲击会产生103l04 cm-2的位错。接触面积越大，籽晶温度越低，新生的位错也越多，因此使用无位错籽晶是没有多大意义的。籽晶中的位错可以在后面的缩颈工艺中排除，但系属结构则不易排除，所以有系属结构的籽晶不能使用。籽晶的

39、晶向对位错的排除有很大的影响。Ge、Si属于金刚石结构，其滑移面为(111)，因而位错多在(111)面上，为了使位错容易排除体外必须使生长轴与111l面的最小夹角最大。,2采用合适的拉晶工艺 拉制无位错单晶，拉晶工艺是非常重要的。其中主要是缩颈技术，调整热场和生长参数使固液界面比较平坦或呈现“形。缩颈是拉制无位错单晶的关键步骤，它可以将籽晶延伸下来的和引晶时由热应力增加的位错排除。一般来说位错排除的机构主要有两种，一种是位错线沿滑移面而延伸到细颈表面终止。另一种是位错通过攀移运动排除细颈外。此外，正负棱位错，左右螺旋位错在运动中相遇也能抵消，但这种情况很少见。在工艺上除根据细颈的直径掌握细颈长

40、度外，为了防止由热应力产生和使位错增殖，还应做好籽晶预热，高温引晶并防止细颈直径有显著的变化。,当晶体放肩时固液界面是凸向熔体的，加上降温，将产生较大的应力。为了保持无位错生长，过去曾提倡放小角的“柳肩”，但实验中亦发现，只要缩颈时完全排除了位错，单晶炉的热场合适，放平肩仍能保持无位错生长，这样一来缩短了拉晶时间并提高了单晶头部的利用率，因此现在都采用大角度放平肩的拉晶工艺。在等径生长阶段要防止机械震动，防止温度和拉速过大的波动造成应力。也应防止掉渣而引起晶变，收尾时要缓慢升温同时放慢拉速，使晶体逐渐变细，不能将晶体突然吊起以避免产生较大的热冲击。只要严格地掌握工艺条件拉无位错单晶一般来说是不

41、困难的。,4-3-3硅单晶的热处理 为了进一步改善单晶的性能，目前国内外对硅单晶在出厂前都增加了一道热处理工序，初步的研究结果表明，热处理有下列好处：(1)通过1000以上的热处理，在真空或惰性气体保护下；可以把硅单晶中氧电活性施主浓度降低到1014cm-3以下，这样在制造器件热处理时材料的电阻率稳定，提高了器件的成品率。(2)改善了氧分布不均匀造成的电阻率的不均匀性，并且消除杂质的条纹状分布，改善了微区电阻率的不均匀性。(3)870 以下热处理可以消除晶体中的内应力和机械损伤，在这个温度下晶体一般不会产生新的位错，高于此温度则随着温度的升高缺陷增加。,(4)在1000 以上热处理时，由于加速

42、了杂质扩散，在原晶体的位错处会形成杂质气团。这种气团能减小位错周围的应力场，避免和减少杂质在位错处沉淀，固定位错，使在器件制做的热循环过程中位错稳定不易增殖。(5)对于低氧高纯单晶在1300 1350 热处理会使旋涡缺陷消除，从而改善了单晶质量，在后续制管时层错少，成品率高，击穿特性好。但对高氧单晶则无此效果，而且旋涡缺陷反而增加。以上只是一些实验结果的总结，对于它们的机理，目前正在深入研究中。,44硅单晶中的微缺陷 硅单晶中的微缺陷，通常指无位错单晶在生长方向的横断面经西特尔(Sirtl)腐蚀液(CrO3:H2O:HF=1000g:2000ml:2000ml)腐蚀后，所观察到的呈漩涡状分布的

43、宏观缺陷花纹，故俗称漩涡缺陷。微观上这些漩涡花纹是由浅底腐蚀坑所组成。漩涡缺陷只是硅单晶中微缺陷的一种，同时呈现漩涡分布的缺陷花纹也不都是微缺陷。因为作为微缺陷的特例，对漩涡缺陷的研究比较深入，漩涡缺陷最初是在区熔硅单晶中观察到的。,4-4-2微缺陷对器件性能的影响及其形成原因 微缺陷的存在使材料的载流子寿命下降，从而导致器件hFE减小，在器件制做过程中漩涡缺陷有可能转化成位错、层错及形成局部沉淀，进而造成微等离子击穿或使PN结反向电流增大。微缺陷不仅使大功率高反压器件的性能劣化，而且使CCD产生暗电流尖峰，同时也严重地影响集成电路的成品率。为了消除微缺陷，获得高质量的硅单晶，人们对微缺陷形成

44、原因做了大量的研究工作，并提出了多种机制。,HFE共发射极直流放大系数：当集电极电压与电流为规定值时，Ic与Ib之比。,Charge Coupled Device电荷藕合器件，它是一种特殊半导体器件，上面有很多一样的感光元件，每个感光元件叫一个像素。在摄像机里是一个极其重要的部件，它起到 将光线转换成电信号的作用，类似于人的眼睛，因此其性能的好坏将直接影响到摄像机的性能。,1非平衡自间隙原子模型 皮特洛夫(Petroff)和迪考克用透射电子显微镜观察到，A型漩涡缺陷是平均尺寸为1m的单个位错环，或者是位错环组成的团，并认为多数位错环是插入型的非本征环，少数环是抽出型的。尽管采用了非常精确的实验

45、技术，但迄今一直未能分辨出B型缺陷的实质。多数研究者认为它不大可能是位错环，而是一种尺寸更小、晶格畸变强度更弱的缺陷。,微缺陷形成原因,2平衡自间隙原子模型 弗尔等人利用高压透射电子显微镜也证明了A型缺陷是位错环，其特征与迪考克等人所观察到的没有本质上的差别。但弗尔等人认为所观察到的位错环都是非本征型的插入环。弗尔等从硅晶体中的自扩散，淬火及辐照损伤的实验结果和点缺陷的形成能的计算中得出，在高温下晶体中的平衡点缺陷主要是硅的自间隙原子而不是空位。因为在熔点附近盼高温下，硅自间隙原子的形成熵和迁移熵都相当高，使这些自间隙原子呈现扩展组态，即点缺陷已不是一个原子尺度，而是扩展成包括几个原子间距的微

46、小区域；这些呈现扩展组态的自间隙原子和碳等杂质原子聚集形成B型缺陷。当这种聚集棒达到足够大时，便崩塌转变成A型缺陷。除上述模型外，也有人提出过液滴模型、Si4C4络合体及纯空位模型等，但到目前为止尚未建立统一的理论来解释硅单晶中微缺陷形成的机制。,4-4-3减少微缺陷的方法(1)在拉制硅单晶过程中，采取适当措施可以避免微缺陷的产生：降低单晶中的碳含量。实验发现当硅中碳含量在1014cm-3以下时漩涡缺陷密度明显减少，甚至消失。区熔法提高拉晶速度，对于区熔法生长单晶，使其生长速度5mmmin，以增大晶体冷却速度，将点缺陷冻结，使其达不到崩塌的尺寸而消除漩涡缺陷。直接法降低拉晶速度，使拉速0.2m

47、mmin，而冷却速度5min，则A、B团均不出现，如拉速为0.6mmmin，并用后热装置控制晶体冷却速度，可使点缺陷扩散到晶体表面而消失，从而抑制漩涡缺陷的产生。在保护气氩气中加入10的氢气，使氢进入硅晶体增加空位浓度，增加与自间隙原子的复合率，可减少甚至消除漩涡缺陷。,(2)对已有微缺陷的单晶进行处理，消除微缺陷的方法：采取合适的退火工艺。在高于1200 下退火可减少微缺陷。利用吸除技术减少微缺陷。总之，目前对微缺陷的研究工作已取得很大进展，但离问题的根本解决还有一定的距离，还需要进一步加以研究。,1.什么叫浅能级杂质？它们电离后有何特点？2.什么叫施主？什么叫施主电离？施主电离前后有何特征

48、？试举例说明之，并用能带图表征出n型半导体。3.什么叫受主？什么叫受主电离？受主电离前后有何特征？试举例说明之，并用能带图表征出p型半导体。4.掺杂半导体与本征半导体之间有何差异？试举例说明掺杂对半导体的导电性能的影响。5.两性杂质和其它杂质有何异同？6.深能级杂质和浅能级杂质对半导体有何影响？7.何谓杂质补偿？杂质补偿的意义何在？,1、解：浅能级杂质是指其杂质电离能远小于本征半导体的禁带宽度的杂质。它们电离后将成为带正电（电离施主）或带负电（电离受主）的离子，并同时向导带提供电子或向价带提供空穴。2、解：半导体中掺入施主杂质后，施主电离后将成为带正电离子，并同时向导带提供电子，这种杂质就叫施

49、主。施主电离成为带正电离子（中心）的过程就叫施主电离。施主电离前不带电，电离后带正电。例如，在Si中掺P，P为族元素。本征半导体Si为族元素，P掺入Si中后，P的最外层电子有四个与Si的最外层四个电子配对成为共价电子，而P的第五个外层电子将受到热激发挣脱原子实的束缚进入导带成为自由电子。这个过程就是施主电离。,3、解：半导体中掺入受主杂质后，受主电离后将成为带负电的离子，并同时向价带提供空穴，这种杂质就叫受主。受主电离成为带负电的离子（中心）的过程就叫受主电离。受主电离前带不带电，电离后带负电。例如，在Si中掺B，B为族元素，而本征半导体Si为族元素，P掺入B中后，B的最外层三个电子与Si的最

50、外层四个电子配对成为共价电子，而B倾向于接受一个由价带热激发的电子。这个过程就是受主电离。,4、解：在纯净的半导体中掺入杂质后，可以控制半导体的导电特性。掺杂半导体又分为n型半导体和p型半导体。例如，在常温情况下，本征Si中的电子浓度和空穴浓度均为1.5x1010cm-3。当在Si中掺入1.0 x1016cm-3 的P后，半导体中的电子浓度将变为1.0 x1016cm-3，而空穴浓度将近似为2.25x104cm-3。半导体中的多数载流子是电子，而少数载流子是空穴。5、解：两性杂质是指在半导体中既可作施主又可作受主的杂质。如-族GaAs中掺族Si如果Si替位族As，则Si为施主；如果Si替位族G