可编程逻辑器件的工作原理及应用教学课件PPT.ppt

《可编程逻辑器件的工作原理及应用教学课件PPT.ppt》由会员分享，可在线阅读，更多相关《可编程逻辑器件的工作原理及应用教学课件PPT.ppt（53页珍藏版）》请在三一办公上搜索。

1、第六章 可编程逻辑器件的工作原理及应用,6.1 可编程逻辑器件的编程原理,6.2 CPLD和FPGA的结构和特点,6.3 可编程逻辑器件的开发步骤,6.1 可编程逻辑器件的编程原理,6.1.1 概述,6.1.2 PLD的结构、表示方法,高效、低耗、高精度、高稳定、智能化。,VLSIC,LSIC,SSIC,MSIC,6.1.1 概述,1、数字电路的发展与可编程器件的出现,集成度：,专用型：ASIC（Application Specific Integratel Circuit),通用型：54/74系列、74HC系列、74HCT系列等,可编程器件(PLD:Programmable Logic De

2、vice）,VLSIC,逻辑功能：,向低电压和低功耗方向发展，5V 3.3V 2.5V 1.8V 更低,向高集成度、高速度方向发展 集成度已达到400万门以上,向数、模混合可编程方向发展,向内嵌多种功能模块方向发展 RAM，ROM，DSP，CPU等,2、PLD的发展态势,3、可编程逻辑器件的分类,按集成密度划分为,低密度可编程逻辑器件(LDPLD:Low-Density PLD),(1)PROM(Programmable ROM),20世纪70年代初。,与阵列固定，或阵列可编程。,(2)PLA(Programmable Logic Array),20世纪 70年代初。,与阵列、或阵列都可编程。

3、,(3)PAL(Programmable Array Logic),20世纪70年代末。,与阵列可编程，或阵列固定。,(4)GAL(Generic Array Logic),20世纪80年代初。,大部分与阵列可编程，或阵列固定。,与门阵列,或门阵列,乘积项,和项,PLD主体,输入电路,输入信号,互补输入,输出电路,输出函数,可由或阵列直接输出，构成组合输出；通过寄存器输出，构成时序方式输出。,6.1.2 PLD的结构、表示方法,1、PLD的基本结构,(1)连接的方式,2、PLD的逻辑符号表示方法,(2)基本门电路的表示方式,F1=ABC,与门,或门,A,B,C,&,L,A,B,C,1,L,D,

4、F1=A+B+C+D,PLD中的三种与、或阵列,与阵列、或阵列均可编程(PLA),与阵列固定，或阵列可编程(PROM),与阵列可编程，或阵列固定(PAL和GAL等),输出函数为最小项表达式,输出函数的乘积项数不可变每个乘积项所含变量数可变,输出函数的乘积项数可变每个乘积项所含变量数可变,熔丝编程技术是用熔丝作为开关元件，这些开关元件平时（在未编程时）处于连通状态，加电编程时，在不需要连接处将熔丝熔断，保留在器件内的熔丝模式决定相应器件的逻辑功能。反熔丝编程技术也称熔通编程技术，这类器件是用逆熔丝作为开关元件。这些开关元件在未编程时处于开路状态，编程时，在需要连接处的逆熔丝开关元件两端加上编程电

5、压，逆熔丝将由高阻抗变为低阻抗，实现两点间的连接，编程后器件内的反熔丝模式决定了相应器件的逻辑功能。,（1）熔丝(Fuse)和反熔丝(Anti-fuse)编程技术,3、编程连接技术,熔丝结构,反熔丝结构示意,体积小，集成度高，速度高，易加密，抗干扰，耐高温只能一次编程，在设计初期阶段不灵活,PLD表示的与门,熔丝工艺的与门原理图,L=ABC,高电平,A、B、C有一个输入低电平0V,A、B、C三个都输入高电平+5V,低电平,L=ABC,熔丝图中 L=AB,（2）浮栅型电可写紫外线擦除编程技术,浮栅管相当于一个电子开关，如N沟浮栅管，当浮栅中没有注入电子时，浮栅管导通；当浮栅中注入电子后，浮栅管截

6、止。浮栅管的浮栅在原始状态没有电子，如果把源极和衬底接地，且在源-漏极间加电压脉冲产生足够强的电场，使电子加速跃入浮栅中，则使浮栅带上负电荷，电压脉冲消除后，浮栅上的电子可以长期保留；当浮栅管受到紫外光照射时，浮栅上的电子将流向衬底，擦除所记忆的信息，而为重新编程做好准备。,浮栅型紫外线擦除熔丝结构,早期PROM器件采用此工艺,可反复编程不用每次上电重新下载，但相对速度慢，功耗较大,6.2 CPLD和FPGA的结构和特点,6.2.1 PLD的发展和现状,6.2.2 CPLD/FPGA的特点,6.2.3 CPLD的结构和基本原理,6.2.3 FPGA的结构和基本原理,PROM、EPROM、EEP

7、ROM 只能完成简单的数字逻辑功能PAL、GAL、PLA PLD能以乘积和的形式完成大量的组合逻辑功能(规模较小)CPLD、FPGA 设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC)芯片，而且希 望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适 的ASIC芯片，并且立即投入实际应用之中，因而出现了现场可编 程逻辑器件(FPLD)，其中应用最广泛的当属现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。几乎所有应用门阵列、PLD和中小规模通用数字集成电路的场合 均可应用FPGA和CPLD器件。,6.2.1 PLD的发

8、展和现状,1、PLD的发展历程,70年代,80年代,90年代,PROM 和PLA 器件,改进的 PLA 器件,GAL器件,FPGA器件,EPLD 器件,CPLD器件,内嵌复杂功能模块的SOPC,CPLD器件,FPGA器件,目前，使用较广泛的PLD有CPLD和FPGA两大类。,2、PLD的现状,CPLD：(Complex Programmable Logic Device)复杂 的可编程逻辑器件。专指那些集成规模大于1000门以上的可编程 逻辑器件。ROM型器件停电数据可保存。FPGA：(Field Programmable Gate Array)现场可编程 门阵列。它是一种由掩膜可编程门阵列和

9、可编程逻辑器 件两者演变而来的通用型用户可编程器件。RAM型器件停电数据不可保存，须与存储器 连用。,CPLD可编程逻辑宏单元LMC，Logic Macro Cell（结构较复杂）复杂的I/O控制块（完成芯片上逻辑与外部封装脚的接口）逻辑单元之间采用连续式互连结构（固定长度的金属线）内部延时时间固定，可预测,FPGA可编程逻辑功能块（实现用户功能的基本单元）可编程I/O块（完成芯片上逻辑与外部封装脚的接口）逻辑单元之间采用分段式互连结构（不同长度的金属线）内部延时时间不固定，预测性差,6.2.2 CPLD/FPGA的特点,1、基本结构,CPLD,FPGA,集总式互连,分布式互连,CPLDEPR

10、OMEEROMFLASH,FPGA反熔丝（Actel）RAM（Xillinx）,2、编程工艺,3、器件规模,ALTERA,FPGA：FLEX系列：10K、10A、10KE，EPF10K30E APEX系列：20K、20KE EP20K200E ACEX系列：1K系列 EP1K30、EP1K100 STRATIX系列：EP1系列 EP1S30、EP1S120CPLD：MAX7000/S/A/B系列：EPM7128S MAX9000/A系列,FPGA：XC3000系列，XC4000系列，XC5000系列 Virtex系列 SPARTAN系列：XCS10、XCS20、XCS30CPLD：XC9500

11、系列：XC95108、XC95256,XILINX,4、FPGA/CPLD生产商,LATTICEVANTIS（AMD）,ispLSI系列：1K、2K、3K、5K、8K ispLSI1016、ispLSI2032、ispLSI1032E、ispLSI3256A MACH系列 ispPAC系列：,其它PLD公司：ACTEL公司：ACT1/2/3、40MXATMEL公司：ATF1500AS系列、40MXCYPRESS公司：QUIKLOGIC公司：,CPLD：,SO MUCH IC！,FPGA CPLD,输入/输出单元,互连资源,逻辑块,5、可编程逻辑器件结构示意图,现在一般把所有超过某一集成度（如1

12、000门以上）的PLD器件都称为CPLD。CPLD由可编程逻辑的功能块围绕一个可编程互连矩阵构成。由固定长度的金属线实现逻辑单元之间的互连，并增加了I/O控制模块的数量和功能。可以把CPLD的基本结构看成由可编程逻辑阵列（LAB）、可编程I/O控制模块和可编程内部连线（PIA）等三部分组成。,6.2.3 CPLD的结构和基本原理,LAB,LAB,LAB,LAB,LAB,LAB,LAB,LAB,LAB,LAB,LAB,LAB,LAB,LAB,LAB,LAB,I/O控制模块,PIA,MAX7123的结构,可编程逻辑阵列又若干个可编程逻辑宏单元（Logic Macro Cell，LMC）组成，LMC

13、内部主要包括与阵列、或阵列、可编程触发器和多路选择器等电路，能独立地配置为时序或组合工作方式。,1、可编程逻辑阵列（LAB）,宏单元结构图,CPLD中与、或门的表示方法,CPLD的I/O单元（Input/Output Cell，IOC），是内部信号到I/O引脚的接口部分。根据器件和功能的不同，各种器件的结构也不相同。由于阵列型器件通常只有少数几个专用输入端，大部分端口均为I/O端，而且系统的输入信号通常需要锁存。因此I/O常作为一个独立单元来处理。,2、可编程I/O单元（IOC）,可编程内部连线的作用是在各逻辑宏单元之间以及逻辑宏单元和I/O单元之间提供互连网络。各逻辑宏单元通过可编程连线阵列

14、接收来自输入端的信号，并将宏单元的信号送目的地。这种互连机制有很大的灵活性，它允许在不影响引脚分配的情况下改变内部的设计。,3、可编程内部连线（PIA）,6.2.3 FPGA的结构和基本原理,FPGA出现在20世纪80年代中期，与阵列型PLD有所不同，FPGA由许多独立的可编程逻辑模块组成，用户可以通过编程将这些模块连接起来实现不同的设计。FPGA具有更高的集成度、更强的逻辑实现能力和更好的设计灵活性。FPGA器件具有高密度、高速率、系列化、标准化、小型化、多功能、低功耗、低成本，设计灵活方便，可无限次反复编程，并可现场模拟调试验证等特点。,FPGA是现场可编程门阵列（Field Progra

15、mmable Gate Array）的简称，80年代中期由美国Xilinx公司首先推出，是一种大规模可编程数字集成电路器件它能使用户借助计算机自行设计自己需要的专用集成电路芯片，在计算机上进行功能仿真和实时仿真，及时发现问题，调整电路，改进设计方案,FPGA由可编程逻辑块（CLB）、输入/输出模块（IOB）及可编程互连资源（PIR）等三种可编程电路和一个SRAM结构的配置存储单元组成。CLB是实现逻辑功能的基本单元，它们通常规则地排列成一个阵列，散布于整个芯片中；可编程输入/输出模块（IOB）主要完成芯片上的逻辑与外部引脚的接口，它通常排列在芯片的四周；可编程互连资源（IR）包括各种长度的连线

16、线段和一些可编程连接开关，它们将各个CLB之间或CLB与IOB之间以及IOB之间连接起来，构成特定功能的电路。,FPGA的基本结构图,1、FPGA的基本结构,（1）CLB：,（2）IOB:,分布于芯片中央，实现规模不大的组合、,时序电路。,分布于芯片四周，实现内部逻辑电路与,芯片外部引脚的连接。,（3）IR：,包括不同类型的金属线、可编程的开关,矩阵、可编程的连接点。经编成实现CLB之间，CLB与IOB之间的连接。,（4）SRAM:,存放CLB、IOB以及互连开关的编程数据。断电时，SRAM信息丢失，FPGA不能实现任何功能。每次通电时，需给SRAM“装载”信息，自动完成。信息存放在EPROM

17、。SRAM的特点：可靠，抗干扰能力强，综合测试能力强。,FPGA内SRAM单元,CLB主要由逻辑函数发生器、触发器、数据选择器等电路组成。逻辑函数发生器主要由查找表LUT(look up table)构成,函数发生器基于查找表单元：,可编程逻辑块（CLB）,PIR由许多金属线段构成，这些金属线段带有可编程开关，通过自动布线实现各种电路的连接。实现FPGA内部的CLB和CLB之间、CLB和IOB之间的连接。XC4000系列采用分段互连资源结构，按相对长度可分为单长线、双长线和长线等三种。,IOB主要由输入触发器、输入缓冲器和输出触发/锁存器、输出缓冲器组成，每个IOB控制一个引脚，它们可被配置为

18、输入、输出或双向I/O功能。,输入/输出模块（IOB）,可编程互连资源（PIR）,2、CPLD与FPGA的区别,FPGA采用SRAM进行功能配置，可重复编程，但系统掉电后，SRAM中的数据丢失。因此，需在FPGA外加EPROM，将配置数据写入其中，系统每次上电自动将数据引入SRAM中。CPLD器件一般采用EEPROM存储技术，可重复编程，并且系统掉电后，EEPROM中的数据不会丢失，适于数据的保密。,FPGA器件含有丰富的触发器资源，易于实现时序逻辑，如果要求实现较复杂的组合电路则需要几个CLB结合起来实现。CPLD的与或阵列结构，使其适于实现大规模的组合功能，但触发器资源相对较少。,FPGA

19、为细粒度结构，CPLD为粗粒度结构。FPGA内部有丰富连线资源，CLB分块较小，芯片的利用率较高。CPLD的宏单元的与或阵列较大，通常不能完全被应用，且宏单元之间主要通过高速数据通道连接，其容量有限，限制了器件的灵活布线，因此CPLD利用率较FPGA器件低。,FPGA为非连续式布线，CPLD为连续式布线。FPGA器件在每次编程时实现的逻辑功能一样，但走的路线不同，因此延时不易控制，要求开发软件允许工程师对关键的路线给予限制。CPLD每次布线路径一样，CPLD的连续式互连结构利用具有同样长度的一些金属线实现逻辑单元之间的互连。连续式互连结构消除了分段式互连结构在定时上的差异，并在逻辑单元之间提供

20、快速且具有固定延时的通路。CPLD的延时较小。,最大的PLD供应商之一FPGA的发明者，最大的PLD供应商之一ISP技术的发明者提供军品及宇航级产品,3、大的PLD生产厂家,6.3 可编程逻辑器件的开发步骤,原理图/HDL文本编辑,综合,FPGA/CPLD适配,FPGA/CPLD编程下载,FPGA/CPLD器件和电路系统,时序与功能门级仿真,1、功能仿真2、时序仿真,逻辑综合器,结构综合器,1、isp方式下载 2、JTAG方式下载 3、针对SRAM结构的配置 4、OTP器件编程,功能仿真,应用FPGA/CPLD的EDA开发流程:,下载线及下载板电路,用户板电路设计,通常，将对CPLD的下载称为编程(Program)，对FPGA中的SRAM进行直接下载的方式称为配置(Configure),