组合电路教学课件PPT.ppt

《组合电路教学课件PPT.ppt》由会员分享，可在线阅读，更多相关《组合电路教学课件PPT.ppt（68页珍藏版）》请在三一办公上搜索。

1、第三章 组合逻辑电路,逻辑电路,组合逻辑电路,时序逻辑电路,现时的输出仅取决于现时的输入,除与现时输入有关外还与原状态有关,Y1=f1(X1,X2Xn-1,Xn),Ym=fm(X1,X2Xn-1,Xn),.,例1:已知逻辑电路，分析该电路的功能。,3.1 组合逻辑电路的一般分析与设计,3.1.1 组合逻辑电路的一般分析,分析：已知电路逻辑功能,解：(1).,(2).,(3).二变量异或电路,例2.已知逻辑电路，分析该电路的功能。,解：(1).写逻辑表达式,(2).列真值表,3.1.1 组合电路的一般分析,3.1.2 组合逻辑电路的设计,设计：逻辑命题、函数功能 逻辑电路,步骤：(1).确定输入

2、变量和输出变量；(2).列出相应的真值表；(3).由真值表求出逻辑表达式(4).按照设计要求进一步变换表 达式，并画出逻辑电路图。,3.1.2 用门电路设计组合逻辑电路,例1：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。,(2)卡诺图,解：(1)真值表,(3).画出逻辑电路图,当命题有特殊要求时:用与非门设计:与非-与非式用或非门设计:或非-或非式用与或非门设计:与或非式,3.1.2 用门电路设计组合逻辑电路,例3-3.某微处理单元（MCU）的标志寄存器含有两个进位标志位：进位标志位C置1时表示累加器进行二进制数加

3、法运算产生了进位（溢出）；半进位标志位Y置1时表示累加器进行8421BCD加法运算产生了进位。根据上述原理，设计一个4位累加器半进位标志位的逻辑电路。,解：(1)真值表,用与非门实现,用或非门实现,用与或非门实现,3.2 常用组合逻辑电路及中规模集成器件,加法器编码器译码器(数据分配器)数据选择器数据比较器奇偶校验,2、多位加法器,1、一位加法器,3、加法器的扩展,3.2 常用组合逻辑电路及中规模集成器件,3.2.1 加法器,一位半加器,一位全加器,逐级进位,超前进位,3.2.1 加法器,1、一位加法器,真值表,输入,输出,加数,加数,A,B,和,向高位的进位,S,CO,表达式,逻辑图,A,B

4、,S,CO,0 0,0 1,1 0,1 1,0,1,1,0,0,0,0,1,（1）一位半加器,引例：A=1101,B=1001,计算A+B,1 1 0 1,1 0 0 1,+,0,1,1,0,1,0,0,1,1,：带进位加，产生和与进位。,真值表,表达式,逻辑图,逻辑符号,（2）一位全加器,低位来的进位,Ci-1,CI,CO,2、多位加法器,（1）串行进位加法器,A3A2A1A0+B3B2B1B0=S3S2S1S0,2、多位加法器,c、无论多么复杂的组合逻辑，都可以写为与或式。理论上都可用三级门实现（第1级取得反变量，2级与，3级或）,输入：A0A3，B0B3，C0-1输出：S0S3，C3中间

5、量：C0，C1，C2,a、逐位进位，是按照普通加法运算的一惯思路得到的一种设计方案。,b、组合电路，输入确定了，输出S1，2，3和C3就可唯一确定，并不需要等前一级的Ci就可以确定。因为Ci只是中间变量，而不是输入变量。,2、多位加法器,74LS283,3.2.1 加法器,3、加法器的扩展,当运算数位较多时，可将多个加法器级联起来，扩展运算的位数。,A7A6A5A4A3A2A1A0+B7B6B5B4B3B2B1B0=S7S6S5S4S3S2S1S0,3.2.2 编码器,编码器：将某种特定含义的信号变换成用二进制代码表示,例如,0,1,2,3,4,5,6,7,8,9,编码器,Y3,Y2,Y1,Y

6、0,约束条件：在同一时刻I0I9中最多只有一个为1，其余为0,普通4 键编码器,Y1的K图 Y0的K图,约束条件：在同一时刻I0I3中最多只有一个为1，其余为0,高优先4键编码器,Y1的K图 Y0的K图,输入低电平有效的键控编码器,符号,8输入高位优先编码器,2、集成优先编码器 74LS148,总定性符号HPRI/BIN;,互联关联 Z;使能关联 EN；或关联 V；,输入端的0,1,2,3,4,5,6,7;输出端的4,2,1;,输入与输出的取反问题;,是一个管脚;,2、集成优先编码器 74LS148,四种情况的例题,3、编码器的扩展,优先：,例：,用两片8线-3线优先编码器扩展成16线-4线的

7、优先编码器：高位片(1)选通输出端YS与低位片(2)选通输入端 相连,3.2.3 译码器/数据分配器,译码是编码的逆过程，即将某二进制翻译成电路的某种状态。,2线-4线译码器,3.2.3 译码器,3线-8线译码器 74LS138,控制选通信号,=1 0 0,3.2.3 译码器,双2线-4线译码器 74LS139,BIN/QUR,74LS139组成3线-8线译码器,3、译码器的扩展,3.2.3 译码器,两个74LS138组成4线-16线译码器,BIN/QUR,3.2.3 译码器,4、译码器用作数据分配器,分配器示意图,数据D被送到地址所指的输出端,由译码器实现分配器,例如：欲将数据D送到，则使

8、D=0 则=0；D=1 则=1,1,323 译码器,5、数字显示译码器,二-十进制编码,显示译码器,显示器件,在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。,323 译码器,5、数字显示译码器,（1）数码显示管,七段数码管,a,b,c,d,e,f,g,七段译码器74LS47（输出低电平有效）和段译码原理,（2）显示译码驱动器,(共阳极数码管),BCD-七段显示译码器SN74LS47功能表,七段译码器74LS47（输出低电平有效）,（2）显示译码驱动器,时，数码管七段应该全亮。用来测试数码管发光段好坏,时，若本位应显示0，则不显示,时所有的段不显示。测试数码管

9、是否能全灭,且本位应显示0时，,利用 和 实现灭0显示,例：0200.080显示为200.08,时，若本位应显示0，则不显示,时所有的段不显示。测试数码管是否能全灭,且本位应显示0时，,3.2.4 数据选择器（MUX）,注意与数据分配器的区别,数据分配器,1、常用的数据选择器器件,双四选一数据选择器CT74153,3.2.4 数据选择器（MUX）,八选一数据选择器CT74151,G 与关联,3.2.4 数据选择器（MUX）,2、数据选择器的扩展,用CT74153实现八选一数据选择器,1、一位比较器,3.2.6 数据比较器,：比较两个二进制数的大小,A,B,2、四位比较器CT74LS85,3.2

10、.6 数据比较器,Y1(AB)Y3(AB)Y2(AB),3、数据比较器的扩展,3.2.6 数据比较器,3.2.7 奇偶产生校验器,功能：检测输入数据中的1个数,产生奇偶校验码和及进行奇偶检验,即：奇数个1异或=1，偶数个1异或=0,CT74180,检测输入数据中1的个数，在E和O输出相应的结果。,输入 与 应互补输出E与O应互补,3.2.7 奇偶产生校验器,2k 表示 B0 B7 中若有偶数个1,则运算为1;奇数个1则运算为0.(),3.2.7 奇偶产生校验器,数据 D7D0,校验线,通过检测所传输的数据中1 的个数，检测数据在传输过程中有无错误发生,3.2.7 奇偶产生校验器,发送端：当B7

11、B0有奇数个1，则180的输出端O=0；当B7B0有偶数个1，则180的输出端O=1；,2.接收端：O=1，表明传输正确 O=0，表明传输有误,用CT74180构成的奇校验系统,传输线路上有奇数个1,加法器 编码器 译码器/数据分配器,数据选择器 比较器 奇偶产生/校验器,3.3 用中规模集成器件设计组合逻辑电路,1、利用数据选择器,2、利用译码器,3、利用加法器,例1：用八选一数据选择器实现逻辑函数：,解：,令 A2=A、A1=B、A0=C；D0=D1=D3=D7=0，D2=D4=D5=D6=1,3.3.1、利用数据选择器实现组合逻辑函数,D2=1,D4=1,D5=1,D6=1,CBA,例2

12、：将八选一数据选择器接成二变量异或门：,接法1：,3.3.1、利用数据选择器实现组合逻辑函数,*注意多余地址端的处理,接法2：,接法N：,接法3：,101,011,001,111,例3：用数据选择器扩展法实现函数：,解：用2线-4现译码器和4个8选1数据选择器组成32选1选择器实现,D0,D7,D8,D15,D16,D23,D24,D31,例4：用降维法采用一片8选1数据选择器实现组合逻辑设计,例5：用降维法采用一片8选1数据选择器实现组合逻辑设计,例5的又一解法,3.3.1 利用数据选择器实现组合逻辑函数,总 结,N个地址，N个变量,N个地址，小于N个变量,N个地址，大于N个变量,扩展法,降

13、维法,3.3.2 利用译码器实现组合逻辑,例：用3线-8线译码器实现函数,解：,3.3 中规模组件实现组合逻辑电路,3.3.3 利用全加器,可用于码制变换、奇偶校验、二进制的减法运算、乘法运算等。,例：试用四位全加器完成8421BCD码转换为余3码的码制转换。,解：余3码=8421BCD码+0011B,3.3 中规模组件实现组合逻辑电路,3.3.4、利用其他组件,3.4 组合逻辑电路的冒险,理想状态:不考虑输入信号(变量)变化的同步与否;不考虑器件的延迟等;,实际状态：输入信号变化先后不同、信号传输的路径不同，或是各种器 件延迟时间不同。,冒险现象:输出波形产生不应有的尖脉冲。,根据冒险的成因

14、,冒险,逻辑冒险：门延迟,功能冒险：信号变化不同步,1、逻辑冒险,:由于逻辑门的延迟作用而产生的冒险。,当 B=C=1时，,总有,冒险,注：不是所有变化都产生冒险！,3.4.1 竞争与冒险现象,2、功能冒险,:由于多变量信号不能同时变化而产生的冒险。,冒险,3.4.2 怎样判断冒险,1、对逻辑冒险的判断,从卡诺图中所圈的圈可判断逻辑冒险现象。,状态从mi到mj时，若这两项分属两个合并圈，则可能发生逻辑冒险,从卡诺图上可判断是否会产生功能冒险。,当输入变量ABC由011变到110时，如果AC同时变化，不产生冒险；,当输入变量ABC由011变到110时，如果C先变、A后变，即变化过程为011010

15、110，中间输出一个“0”，产生冒险；,当输入变量ABC由011变到110时，如果A先变、C后变，即变化过程为011111110，则不产生功能冒险。,2、对功能冒险的判断,3.4.2 怎样判断冒险,3.4.3 冒险的避免和消除,1.增加冗余项:可消除逻辑冒险。,增加冗余项:可消除逻辑冒险。2.增加选通电路:可消除逻辑冒险和功能冒险,因为功能冒险都是在信号变化时产生的。,所以在组合电路中加一个选通门，选通信号在输入信号变化时使输出门关闭，待电路稳定后才让选通信号打开输出门。,3.增加滤波电容:可消除冒险产生的窄脉冲。,注：对高频电路影响较大，只 适用于工作频率不高的电路。,3.4.3 冒险的避免和消除,