电子系统设计与创新能力的培养课件.ppt

《电子系统设计与创新能力的培养课件.ppt》由会员分享，可在线阅读，更多相关《电子系统设计与创新能力的培养课件.ppt（108页珍藏版）》请在三一办公上搜索。

1、电子创新实践 电子系统设计导论,什么是系统？,由部件组成，能实现较复杂的功能（不是一个单一的电路，要有输入、输出和其他控制电路）（只能实现单一功能的通常不算系统）,电子系统范畴,消费类电子,计算机类,通信电子,汽车电子,工业电子,军用电子,消费类产品,主板,显卡和网卡,七彩虹显卡,TP-Link网卡,通信电子产品,车载GPS和悍马,汽车电子燃油喷射控制器,数控钻床和汽车生产线,舰船和战斗机,手机电路,超级芯片数码彩电主板,电子系统可能的组成框图,车载导航系统的框图,数据采集系统框图,模拟系统与数字系统,模数混合系统（绝大多数系统）如空调控制器、电视机、测量仪器、工业控制器、手机电路,纯粹的模拟

2、系统-如简单的放大器,纯粹的数字系统-如电子钟,电子系统设计方法自顶向下,系统设计的方法,自顶向下,自底向上,自顶向下与自底向上相结合,何谓顶？,何谓底？,底最基本的元、器件，甚至是版图,顶系统的功能,系统的结构,自顶至底有：,系统,子系统,部件（功能模块）,单元电路,元、器件,版图（IC）,系统,子系统,子系统,功能模块,功能模块,功能模块,功能模块,单元电路,单元电路,单元电路,单元电路,单元电路,单元电路,单元电路,单元电路,元、器件,版图,自顶向下,自上而下法的优点,尽量运用概念（抽象）描述、分析设计对象，不过早地考虑具体的电路、元器件和工艺,概念驱动法,抓住主要矛盾，不纠缠在具体细节

3、上，控制设计的复杂性,系统,子系统,子系统,功能模块,功能模块,功能模块,功能模块,单元电路,单元电路,单元电路,单元电路,单元电路,单元电路,单元电路,单元电路,元、器件,版图,自底向上,部件设计在先，设计系统时将受这些部件的限制，影响：系统性 易读性 可靠性 可维护性,自底向上的缺点,自底向上的优点,在系统的组装和调试过程中有效可利用前人的设计成果,系统,子系统,子系统,功能模块,功能模块,功能模块,功能模块,单元电路,单元电路,单元电路,单元电路,单元电路,单元电路,单元电路,单元电路,元、器件,版图,以功能模块为基础的自上而下的设计方法,自上而下法的要领,从顶层到底层 从概括到展开 从

4、粗略到精细,电子系统设计的步骤,调查研究方案论证单元设计组装调测总结报告,调查研究,明确设计要求弄清设计方法了解设计关键,做什么？系统的功能 输入和输出,做到何种程度？性能技术指标,注意分析每一个细节，尽量考虑得周到、完善,调查研究,明确设计要求弄清设计方法了解设计关键,有那些可使用的设计方法相同产品 同类产品 同原理产品 其他可借鉴的方法,比较各种方法的 先进性 性价比 可行性,器材,人才,时间,产品效益与开发时间的关系,上市延迟,销售顶峰,销售顶峰,电子系统设计的步骤,调查研究方案论证单元设计组装调测总结报告,调查研究,明确设计要求弄清设计方法了解设计关键,决定指标的关键 难点 工作量大（

5、重点）,起点：系统级行为描述设计用户需求 系统技术规范 功能描述,方案论证,系统级行为描述设计,系统的外部特性 主要功能 输入和输出 那些端口 输入（输出）信号 特征 来源（去向）对系统的要求,初步方案,面板图,下一步：系统级的结构描述与设计系统设计规范与功能 子系统之间的组合,方案论证,系统的内部特性 基本原理 基本框图 子系统 各子系统之间的接口要求 基本控制流程,系统级行为描述设计,基本框图,基本流程图,系统的内部特性 基本原理 基本框图 子系统 各子系统之间的接口要求 基本控制流程,系统级行为描述设计,系统的实现技术,系统实现技术,用数字技术，还是模拟技术实现？,模拟技术,优点：通常所

6、使用的器件量较小缺点：对器件的依赖性较大 调试较困难 与计算机配合不如数字技术方便,数字技术,优点：对器件的依赖性较小 调试较容易 与计算机配合方便 LSI与可编程器件的使用,数字技术靠逻辑,模拟电路靠经验,能甩开模拟电路吗？,不能！,高频小信号大功率,主体为数字技术质量靠模拟技术,千万不可忽略、放弃模拟技术,软件实现方法：单片机（计算机）DSP（数字信号处理）嵌入式系统,软件离不开硬件支持,第三步：系统级的物理描述与设计组成系统的各抽象的子系统 各具体的子系统（IP）提出具体的要求并转入 下一层设计,方案论证,Intellecture Property 知识产权,下一层：子系统级行为描述设计

7、对子系统的需求 子系统技术规范 功能描述,方案论证,下一步：子系统级的结构描述与设计子系统设计规范与功能 功能模块（部件）之间的组合,方案论证,第三步：子系统级的物理描述与设计组成子系统的各抽象的模块 选择具体的功能模块或 对模块提出具体的要求并 转入下一层设计,方案论证,没有现成模块可用的特殊模块,关键模块、关键元件及相互接口,以模块为单位的详细框图,下一层：部件级行为描述设计对部件（模块）的需求 部件的技术规范 功能描述,方案论证,下一步：部件级的结构描述与设计部件设计规范与功能 单元电路之间的组合,方案论证,第三步：部件级的物理描述与设计抽象的单元电路 选用具体的单元电路,方案论证,电子

8、系统设计的步骤,调查研究方案论证单元设计组装调测总结报告,单元电路设计,尽量选用高性能、控制简单、集成度高的、应用广泛的新产品（竞赛例外）学会查手册和网上查询，懂得什么是关键指标，如何选择代用品会买东西 船舶、赛格电子,电子系统设计的步骤,调查研究方案论证单元设计组装调测总结报告,组装调测,自底向上法,合理布局 电磁兼容问题方便调测 留有测试点分段装调 自底向上法逻辑模拟测试设计 测试系统，计量原理,组装调测,电子系统设计的步骤,调查研究方案论证单元设计组装调测总结报告,总结报告,重要性 技术总结 汇报交流 生产文件 评价依据,总结报告,内容 设计思想 设计过程 设计结果 改进设想,总结报告,

9、要求 概念准确 数据完整 条理清晰 突出创新,注意：,创新实践的题目一定要具有可实现性，尽量运用自己掌握的知识来实现题目自拟，方向是电子系统设计方面的内容。,设计实例：数字定时器,1.1 功能要求1.2 整体方案调研1.3 整体方案论证1.4 硬件电路设计1.5 程序设计,1.1 功能要求,1.1 功能要求我们以一个具有一定实用价值而功能又比较简单的数字定时器做系统设计入门的实例。该定时器有如下技术要求：（1）定时时间的设置范围为199分，开机上电后的隐含值为10分。（2）使用0.5英寸红色LED数码管显示时间。,功能要求,（3）定时时间可以用按键或其它方式输入。（4）定时器控制一个220V1

10、A的用电设备，上电时不允许用电设备瞬间通电。（5）定时时间设定后，启动计时，用电设备通电，同时显示器逐分倒计时。其间，分个位数码管的小数点每秒闪亮一次。,功能要求,（6）计时到0分时，切断用电设备电源。（7）计时误差：100分误差10s。（8）由用电设备提供+12V电源。（9）低价位。,1.2 整体方案调研,不论是设计练习或是一个实际的工程项目，在明确其性能要求的基础上，首先要做的应该是调研相关情况，了解与该项目相关的成果，以便吸收前人的成功经验，开阔自己的思路。在网络高度发达的今天，利用网络查询无疑是最便捷、最全面的方法。“中文科技期刊数据库（VIP）”、“中国期刊全文数据库”是电子系统设计

11、者最常光顾的数据库。利用“数字定时器”词条，在VIP上“模糊”搜索，共查到三篇相关文章：一种基于CPLD的多功能数字定时器、RFC中分频器/数字定时器的设计、用AT89C2051单片机组成的数字定时器。,整体方案调研,头二篇均以CPLD为核心器件构成数字定时器。第一篇为多功能电路能基本满足课题要求，但缺强电接口。第二篇为射频控制应用，与课题要求不符。第三篇最贴合课题要求，但还有进一步优化的必要，如减少按健数、去除LED驱动等。,1.3 整体方案论证,根据设计题目的功能要求，采用自顶向下的拼凑法可以构成如图1所示的方框图。,整体方案论证,电路的核心应该是一个100进位的可预置数的减法计数器，工作

12、时逐分倒计时。起始时间由预置数输入装置加载到计数器。当前时间由译码驱动电路驱动两位笔段型LED数码管显示。分减法计数器的分信号由秒/分信号发生器经过启停控制电路获得。秒/分信号发生器必须采用石英晶体振荡器用分频的办法分别产生秒和分时钟信号以保证走时精度，前者在计时开始后，使分个位LED数码管的小数点闪亮。后者在计时启动后，一方面通过驱动电路使继电器动作，用电设备通电，一方面使分信号到计数器。在计数为零时，通过驱动由继电器使用电设备断电。,整体方案论证,方案一以SSI和MSI数字逻辑集成芯片为核心，其电路的组成如图2所示。石英晶体振荡器（如fosc=32768Hz）经分频后取得1Hz的秒时钟信号

13、，一方面去控制分个位LED小数点闪烁，一方面送60分频器，产生分时钟信号。“启停控制电路”在按下启动键后，分时钟信号可送往分个位的可预置十进制减法计数。与此同时使分个位小点数闪烁，通过驱动电路，继电器使用电设备通电。该计数器的预置数由输入装置（如BCD码拨盘开关）加载分十位和分个位计数器，在分时钟脉冲的作用下，逐分减计时。当前时间经译码驱动电路，驱动静态LED显示。计数为00分时，输出译码器经驱动电路、继电器使用设备断电。同时输出停止信号，停止秒闪烁、分计时。,整体方案论证,该方案的优点是各器件的功能清晰。缺点是所用芯片数多、PCB面积大、接线多、焊点多。因此可靠性略差，而且成本也较高，不符合

14、低价位的要求。低价位是所有电子系统设计在保证性能的前提下都必须认真考虑的因素，有时它直接关于产品能否推广应用。,整体方案论证,方案二图2电路中的虚线内部分完全可以由CPLD或FPGA来实现。这也是参考文献中采用的一个方法。这个方案的优点是电路大为简化，系统可靠性高。最大的问题是CPLD或FPGA的成本高，做为这种低端产品，其价格难以接受。,整体方案论证,方案三以MCU为核心来构架整个电路。时钟产生，秒信号、分信号形成均可利用MCU片内资源解决。分减法计时利用程序完成。LED的译码也可以由软件完成。至于按键的设置，则可以更加灵活，并将键数减至最少。这一方案的最大优点是充分发挥了MCU软件的功能，

15、并使电路简化到可以和CPLD或FPGA相媲美。,整体方案论证,电子系统设计的一个重要原则是：“安软勿硬”。即能用软件解决的同一问题，则不用硬件。这主要是因为软件的寿命不受限制，而且软件的编制如果完美无暇的话，其可靠性也是硬件无法比拟的。何况又能降低硬件开消。这一方案符合这一原则。MCU的品种繁多，适合这种低端应用的芯片也不少，其价位已低到MSI的水平，所以应该是最低价位的方案。很明显，方案三是合适的。,1.4 硬件电路设计,1MCU的选择2资源分配3程序流程图4容错设计5软件的简单抗干扰措施6计时精度7程序清单,硬件电路设计,1.4 硬件电路设计1MCU的选择为降低价位和节省使用MCU的端口数

16、，LED宜采用共阴极动态驱动方式，它共需八根段位口线，两根阴极驱动口线，即LED需要十根MCU I/O口线。按键可以减少到只要两个：功能切换和预置时间加一键。功能键完成二个任务：移动预置时间的个位和分位；启动计时。它需要二根I/O口线，而且最好接在外接中断输入端，以便按键可以用中断或查询两种办法处理。驱动执行器件通断负载需要一根口根。即共需MCU13根口线。,硬件电路设计,系统所需的时钟信号可以由MCU的定时器/计数器完成。一般低端MCU均有二个定时器/计数器，可以满足要求。整个课题对指令执行的速度没有什么要求，不要求执行速度快的MCU，一般低端MCU至少可以工作在12MHz的时钟下，速度不成

17、问题。,硬件电路设计,LED数码管采用应用最广的0.5英寸，高亮度红色的共阴极器件。动态驱动时每个笔段平均IF0.5mA已可明亮显示。若VF=1.5V，每笔段的限流电阻为2k，则LED点亮时每笔段IF1.75mA，动态扫描时每个笔段的平均电流约为0.875mA，满足亮度要求。考虑到MCU口线的IOH较小，限流电阻应接为上拉形式。八段笔划直接由P1口驱动。被点亮LED数码管的最大电流为81.75=14mA，利用P3.0、P3.1的IOL是可以承受的。,硬件电路设计,按键共设两个：功能切换键“S”，和加键“+”。分别接至INT0（P3.2）和INT1（P3.3）。设计的功能为：上电后，定时器处于等

18、待时间设置状态，隐含时间10分。按下“S”键，分个位LED闪烁。按“+”键，可设置分个位值。设好后，再按“S”键，分个位LED停止闪烁，分十位LED开始闪烁，再按一次“S”键，分十位LED停止闪烁，定时器启动，设置的时间值存储，并开始倒计数。两只10k的上拉电阻，保证键按下低电平有效，相应的硬件电路如图1.3所示。,硬件电路设计,数字定时器硬件电路,硬件电路设计,考虑到上电过程中不允许用电设备瞬间动作，强电执行部件应为低电平驱动，它由P3.4完成。强电执行部件选用价格低的小型电磁继电器，而不用性能虽好，但价格较高的SSR。根据负载以及+12V供电的情况可选用JQX-14F12V的电磁继电器（特

19、性见表2.6.1）。其电气寿命达105次，应能满足用电设备的要求。相应的驱动电路如图3所示。AT89C2051采用简单的RC复位电路。,硬件电路设计,MCU时钟频率直接影响指令执行速度与芯片的功耗。本课题对执行速度并不要求快，而且希频率低一点可降低功耗，故选为6MHz，由于机器周期为时钟频率的1/12，即2s，为整数值，定时器中断时间亦为2s的整数倍，对计时精度有利，何况6MHz的石英晶振为长线器件，价格较低。,硬件电路设计,+12V供电由7805降至+5V供系统使用。按LED所有笔段全亮，所需电流约12.5mA。JQX14F通电时线圈耗电约45mA，AT89C2051 5V供电时工作电流约1

20、2.5mA，电路总电流约70mA。7805压降为7V，管耗为0.49W。其热阻/W，即使不加散热片，其相对环境温度的温升约22。即使在+50环境温度下，结温才72。,1.5 程序设计,1确定整体的程序结构 硬件电路采用的动态扫描方式，编程序时要不停地扫描它。由于只有两位LED数码管，若扫描频率选为50Hz，则每个数码管点亮的时间为10ms。,程序设计,（1）最常用的程序结构图4为设计人员最喜欢采用的主程序流程图。主程序执行它初值化以后，即进入循环的显示扫描程序。其它所有的功能模块，如设置命令、设置时间的输入、计时等统统以中断的方式切入。如果初值化以后只是一个简单的循环等待，这种方式从可靠性和程

21、序编写上都是很可取的。,程序设计,但是本设计中的两个按键，由于本身固有的抖动特性（如欧姆龙公司B3F-4055按键开关的抖动时间10ms），一般均采用软件去抖，即查觉按键动作后，先软件延时20ms，躲过抖动时间再接着处理按键相应的功能。在软件延迟的时间里，显示扫描被打断，会导致显示闪动的不良现象。,程序设计,（2）RTOS多任务实时操作系统（RTOS，如C/OS-）可以很好的解决这一并行请求的矛盾。然而这似乎“杀鸡用牛刀”。况且89C2051的程序存储器容量也有限。,程序设计,（3）以系统时钟为核心的程序结构我们统计一下本设计要使用的几个时间量：10ms每个数码管显示时间；20ms按键去抖时间

22、；0.5s分个位LED小数点亮/灭时间；1s计时的单位时间。,程序设计,选择其最短的时间10ms做系统时钟基准。即利用MCU的定时器每10ms中断一次。然后确定每个时钟需完成的任务：轮流点亮LED一次；判有无键按下，若有键按下激活一个标志，并记录键按下的时间；检查键标志，并检查是否已到去抖时间（20ms，二个系统时钟时间），若已到则判定哪个键按下并做相应处理。因为每个时钟均访问LED一次，动态驱动得以保证。而进行键功能处理，有10ms的时间足矣！,程序设计,至于0.5s和1s时钟事件处理可以由计另一时时钟来完成，它承担每0.5s设置位LED闪烁和1s计时信号产生的任务，分为二个计时器可以使程序

23、编写起来更容易一些。,程序设计,2资源分配（1）硬件资源分配功能键KS，边沿触发；加键KAD，边沿触发P1.0P1.7 LED段码输出，高电平有效P3.0 LED数码管分十位阴极，低电平有效，K1P3.1 LED数码管分十位阴极，低电平有效，K2P3.4 继电器驱动输出，低电平输出有效，JT0 16位计时器，系统时钟，10ms中断一次T1 16位计时器，计时时钟，0.1ms中断一次,程序设计,（2）寄存器资源分配（3）标志位资源分配与功能以上两项请直接参阅程序清单,程序设计,3程序流程图图5为主程序流程图。,具体程序设计略,程序设计,4容错设计允许错误存在，并能防止它对系统正常工作的破坏，称为

24、“容错”。人为操作失误是造成系统工作失败的最重要的因素。世界上许多次严重的事故，如切尔诺贝利核洩漏，就是错误操作造成的。,程序设计,4容错设计一个没有考虑容错的设计，包括一个程序，不能算一个完美的设计。上述数字定时器程序就至少没有考虑二种人-机交互易产生的错误：（1）上电后，显示10分隐含时间。正常操作应当是：不设新时间；或者先按功能键，设分个位。再按功能键，设分十位。再按一次功能键正常倒计时。但是如果上电后直接按加键，则分个位将动作，这将导致功能键动作次数紊乱。（2）倒计时开始后，如果按任何一键，也将出现非正常情况。,程序设计,4容错设计对于第一种情况，可以在系统时钟程序检测到“+”键时，先

25、判别一下功能键次数是否为零，若是则不做加法而直接退出，见下面所列程序。对于第二种情况，可以在开始计时后关闭外部中断，而在计时结束后再重新允许外部中断。,程序设计,5软件的简单抗干扰措施（1）指令冗余现以CK0程序中的含有冗余指令的几个语句为例简单说明一下它的抗干扰原理。语句如下：（具体程序见程序清单）,程序设计,（1）指令冗余程序正常运行时，程序计数器（PC）指针在执行JMP MPRO语句时指向095H，这条指令对应的机器码为80H，25H。前者是指令码，后者为相对跳转地址，即执行此指令后程序指针应跳转到25H加下条指令的PC值，即跳至OBCH。后面的三条空操作冗余指令对程序运行毫无影响。,程

26、序设计,（1）指令冗余倘若程序计数器的值受到了外界干扰，指向25H（如虚线所示），如果不加冗余指令，则25H被当做指令码，将执行ADD A,data addr，即执行累加器ACC加一个数据地址为紧跟其后的20H。下一条指令，由于PC指向B2H，将执行CPL bit addr，即对18H这个位地址了反。可见程序被完全破坏。,程序设计,（1）指令冗余如果干扰后指针仍是指向25H，但下面有三条NOP指令，程序执行的是ADD A，00H，累加器的值会改变。但PC下一个指向的二个NOP，再下一个指向的将是正常的JB KS，RCKO语言。至少减少了程序被破坏的程度，能接着恢复正常运行。冗余指令NOP通常加

27、在2字节或3字节指令的后面。,程序设计,5软件的简单抗干扰措施（2）软件陷阱程序的长度总是小于程序存储器的容量，本课题中程序长度为170H（368 Byte），而89C2051内部Flash memory的容量为2kB（800H），有大片的内存的FFH剩余区。FFH为MCS-51内核的指令代码MOV A，R7。在剩余区里可以安排若干跳转到初值化地址的指令，以便程序跳飞时能被这些陷阱所捕获，还原到初值化或其它程序，请参看程序清单。,程序设计,5软件的简单抗干扰措施（3）监视定时器监视定时器（Watch Dog Timer-WDT）俗称“看门狗”，是一种最常用的很有效的抗干扰方法。它的工作原理可以

28、用图1.10来说明。,程序设计,监视定时器是一个时间计数器，复位以后，每隔一个固定的时间tWDT由Q端发生一个进位脉冲，迫使MCU复位。MCU在程序正常运行时，启动WDT，并每隔tWDT的时间通过I/O口向WDT发送复位信号，所以WDT永远没有强迫MCU复位的可能。当程序受到干扰，“跑飞”以后，程序不能正常的向WDT发送，于是在跑飞tWDT时间以后，MCU复位，程序又纳入正常运行。WDT可以用外部器件自行设计，也可以使用具有WDT功能的IC，如X5045。现在已经有不少MCU内部已带有WDT，只需程序控制其运行即可。对低端产品的本设计而言还没有必要使用WDT。,程序设计,6计时精度既然课题提出

29、了对时间精度的要求，设计时就必须予以考虑。本设计是利用MCU的定时器软件计时。计时误差首先取决于MCU的时钟。（1）MCU时钟引起的计时误差MCU的fosc=6MHz，是由石英晶体振荡器产生的，其频率稳定度优于106，有时可达1011。按106计算，每秒变化6s，100分的变化仅0.036s，故此变化可以忽略。,程序设计,6计时精度（2）中断响应时间造成的误差计时定时器的初填值，是按下式计算出来的式中为计时器的容量，这里是65536，TINT为中断（计数溢出）的时间，TC为机器周期，这里TC=2s。0.1s中断的初填值为15536（3CB0H）。由TC为整数，此初填值是无误差的。,程序设计,6计时精度但是由于中断请求到执行中断服务程序的第一条指令是需要几个TC的时间，即中间响应时间。何况执行第一条执令填入TL1还需要三个TC。若中断响应时间为3TC，0.1s内的计时误差为6T=12s，100分计时误差为0.72s，完全满足计时精度要求。如果将初填值补偿（加大）6个字，则可使精度大大提高。,