数字电路与系统设计第六章习题课件.ppt

《数字电路与系统设计第六章习题课件.ppt》由会员分享，可在线阅读，更多相关《数字电路与系统设计第六章习题课件.ppt（56页珍藏版）》请在三一办公上搜索。

1、2023年1月21日星期六,第六章 时序逻辑电路,1,时序逻辑电路习题,一、时序逻辑电路的基本概念,二、一般时序逻辑电路的分析和设计,三、寄存器和移存器,四、计数器,六、习题讲解,五、序列码发生器和顺序脉冲发生器,2023年1月21日星期六,第六章 时序逻辑电路,2,6.8,6.2,例1,6.12(1),6.4,例2,6.3,6.17,6.22(b),6.25(1)(2),6.40,6.35(1),2023年1月21日星期六,第六章 时序逻辑电路,3,一、时序逻辑电路的基本概念,1.定义,2.结构特点,(1)电路由组合电路和存储电路构成，含记忆元件；,(2)电路中含有从输出到输入的反馈回路；,

2、3.功能描述,状态转移表；状态转移图；功能表；表达式；卡诺图；电路图；波形图,节目录,2023年1月21日星期六,第六章 时序逻辑电路,4,二、一般时序逻辑电路的分析和设计,1.分析步骤,组合电路、存储电路,(1)分析电路结构,输入信号X、输出信号Z,(2)写出四组方程,时钟方程,各触发器的激励方程,节目录,2023年1月21日星期六,第六章 时序逻辑电路,5,各触发器的次态方程,电路的输出方程,(3)作状态转移表、状态转移图或波形图,(4)电路的逻辑功能描述,作状态转移表时，先列草表，再从初态(预置状态或全零状态)按状态转移的顺序整理。,节目录,2023年1月21日星期六,第六章 时序逻辑电

3、路,6,2.设计步骤,(1)根据要求，建立原始状态转移表或原始状态转移图；,输入/出变量个数；,状态间的转换关系（输入条件、输出要求）,状态个数；,节目录,2023年1月21日星期六,第六章 时序逻辑电路,7,(2)化简原始状态转移表（状态简化或状态合并）；,进行顺序比较，作隐含表,作状态对图,进行关联比较,作最简状态转移表,a.列出所有的等价对。,b.列出最大等价类。,c.进行状态合并，并列出最简状态表。,节目录,2023年1月21日星期六,第六章 时序逻辑电路,8,(4)选定触发器类型并根据二进制状态转移表（或称编码后的状态转移表）设计各触发器的激励函数和电路的输出函数；,(6)作逻辑电路

4、图。,(3)进行状态编码（也称状态分配）；,(5)自启动性检查；,节目录,2023年1月21日星期六,第六章 时序逻辑电路,9,三、寄存器和移存器,1.寄存器和移存器电路结构特点,2.MSI移存器的功能及其典型应用,(1)74194的简化符号、功能表,(2)用74194实现串并行转换,四、计数器,1.由SSI构成的二进制计数器的一般结构,(1)同步计数器,(2)异步计数器,节目录,2023年1月21日星期六,第六章 时序逻辑电路,10,2.MSI二进制、十进制计数器,3.任意进制计数器,(1)用触发器和逻辑门设计任意进制计数器,(2)用MSI计数器构成任意进制计数器,(3)采用 MSI任意进制

5、计数器,复0法（利用复位端）,置数法（利用置数控制端，并行输入端）,a.置最小数法,b.预置0法,c.置最大数法,节目录,2023年1月21日星期六,第六章 时序逻辑电路,11,五、序列码发生器和顺序脉冲发生器,1.序列码发生器结构类型,2.计数型序列码发生器的设计（已知序列码）,3.移存型序列码发生器的设计（已知序列码）,4.顺序脉冲发生器的构成,(1)输出端较多时：采用计数器和译码器,(2)输出端较少时：采用环形计数器,节目录,2023年1月21日星期六,第六章 时序逻辑电路,12,图 P 6.8,六、习题讲解,6.8分析图P6.8电路，画出其全状态转移图并说明能否自启动。,节目录,202

6、3年1月21日星期六,第六章 时序逻辑电路,13,解：(1)分析电路结构,(2)写出四组方程,时钟方程,各触发器的激励方程,各触发器的次态方程,CP1=CP2=CP；,CP3=Q1,K2=1,节目录,2023年1月21日星期六,第六章 时序逻辑电路,14,电路的输出方程,(3)作状态转移表、状态转移图,(4)电路的逻辑功能描述,模M=5的计数器，具备自启动性。,节目录,2023年1月21日星期六,第六章 时序逻辑电路,15,图P6.8的状态转移表,节目录,2023年1月21日星期六,第六章 时序逻辑电路,16,图P6.8的状态转移图,节目录,2023年1月21日星期六,第六章 时序逻辑电路,1

7、7,6.2 试作出101序列检测器的状态图。该同步电路有一根输入线X，一根输出线Z，对应于输入序列101的最后一个“1”，输出Z=1，其余情况下输出为“0”。,(1)101序列可以重叠，例如：,(2)101序列不可以重叠，例如：,X：010101101 Z：000101001,X：0101011010 Z：0001000010,节目录,2023年1月21日星期六,第六章 时序逻辑电路,18,(1)解：输入变量为X、输出变量为Z；,题6.2(1)的示意图,初态（没有序列信号输入时电路的状态）为S0,设X恰为101。,状态个数的确定；,节目录,2023年1月21日星期六,第六章 时序逻辑电路,19

8、,状态间的转换关系,1/0,0/0,1/1,题6.2(1)的状态转移图,10101,X/Z,节目录,2023年1月21日星期六,第六章 时序逻辑电路,20,题6.2(1)的原始状态转移图,0/0,1/0,0/0,11,100,节目录,2023年1月21日星期六,第六章 时序逻辑电路,21,(2)解：输入变量为X、输出变量为Z；,题6.2(2)的示意图,初态（没有序列信号输入时电路的状态）为S0,设X恰为101。,状态个数的确定；,节目录,2023年1月21日星期六,第六章 时序逻辑电路,22,状态间的转换关系,1/0,0/0,1/1,题6.2(2)的状态转移图,10101,X/Z,节目录,20

9、23年1月21日星期六,第六章 时序逻辑电路,23,题6.2(2)的原始状态转移图,0/0,1/0,0/0,11,100,节目录,2023年1月21日星期六,第六章 时序逻辑电路,24,例1 试给出一个自动售饮料机的原始状态转移图。它的投币口每次只能投入一枚五角或一元的硬币。投入一元五角硬币后机器自动给出一杯饮料，投入两元（两枚一元）硬币后，在给出饮料的同时找回一枚五角的硬币。,解：输入变量为A、B，输出变量为Y、Z；,取投币信号为输入变量，用A、B表示，给出饮料信号和找钱信号为输出变量，用Y、Z 表示。,节目录,2023年1月21日星期六,第六章 时序逻辑电路,25,A、B为1分别表示投入一

10、枚一元硬币和一枚五角硬币，为0表示未投入。Y、Z为1分别表示给出饮料和找回一枚五角硬币，为0分别表示不给饮料和不找回一枚五角硬币。,假定通过传感器产生的投币信号（A=1或B=1）在电路转入新状态的同时也随之消失。,节目录,2023年1月21日星期六,第六章 时序逻辑电路,26,状态个数的确定；,状态间的转换关系,01/00,01/00,01/10,例1 的状态转移图,AB/YZ,节目录,2023年1月21日星期六,第六章 时序逻辑电路,27,例1 的原始状态转移图,00/00,00/00,10/00,10/10,00/00,10/11,节目录,2023年1月21日星期六,第六章 时序逻辑电路,

11、28,6.3 对下列原始状态转移表进行简化。,表 习题6.3-(1),节目录,2023年1月21日星期六,第六章 时序逻辑电路,29,进行顺序比较，作隐含表,解：作状态对图,(a),(b),节目录,2023年1月21日星期六,第六章 时序逻辑电路,30,进行关联比较,(c),作最简状态转移表,a.列出所有的等价对。,b.列出最大等价类。,c.进行状态合并，并列出最简状态表。,BC、AD,将BC合并为状态b，AD合并为a，则,BC、AD,节目录,2023年1月21日星期六,第六章 时序逻辑电路,31,习题6.3-(1)的最简状态转移表,节目录,2023年1月21日星期六,第六章 时序逻辑电路,3

12、2,例2 已知原始状态有A、B、C、D、E、F、G、H，经画隐含表进行比较，得到等价状态对：AE、AC、AG、BF、CE、CG、EG。试问最简状态转移表中有几个状态。,解：最大等价类为：,ACEG、BF、D、H,所以最简状态转移表中有4个状态。,节目录,2023年1月21日星期六,第六章 时序逻辑电路,33,6.4 试画出用MSI移存器74194构成8位串行并行码的转换电路（用三片74194或两片74194和一个D触发器）。,解：(1)用三片74194构成。,节目录,2023年1月21日星期六,第六章 时序逻辑电路,34,题6.4 图1,串入,节目录,2023年1月21日星期六,第六章 时序逻

13、辑电路,35,题6.4 8位串入并出转换电路的状态转移表,节目录,2023年1月21日星期六,第六章 时序逻辑电路,36,(2)用两片74194和一个D触发器构成。,题6.4 图2,串入,节目录,2023年1月21日星期六,第六章 时序逻辑电路,37,串入,题6.4 图3,节目录,2023年1月21日星期六,第六章 时序逻辑电路,38,6.12 用四个D触发器设计以下电路：(1)异步二进制加法计数器；,解：异步二进制加法计数器的基本结构为,a.TFF形式,节目录,2023年1月21日星期六,第六章 时序逻辑电路,39,电路如下图所示。,题6.12电路图,节目录,2023年1月21日星期六,第六

14、章 时序逻辑电路,40,6.17 写出图P6.17电路的状态转移表及模长M=?,题 P6.17,节目录,2023年1月21日星期六,第六章 时序逻辑电路,41,由状态转移表知，模长M=8，且具备自启动性。,节目录,2023年1月21日星期六,第六章 时序逻辑电路,42,题 P6.17 状态转移表,节目录,2023年1月21日星期六,第六章 时序逻辑电路,43,续表,续表,节目录,2023年1月21日星期六,第六章 时序逻辑电路,44,6.22 试分析图P6.22(b)计数器的分频比为多少？,图P6.22(b),节目录,2023年1月21日星期六,第六章 时序逻辑电路,45,解：两片74161都

15、处于计数状态(P=T=1)，第1片74161的预置数为(1001)2，第2片74161的预置数为(0111)2，都使用置最小数法实现任意进制计数器。,对第1片74161：M1=N1-9，M1=7,对第2片74161：M2=N2-7，M2=9,两片74161采用异步级联方式，所以总模值M为,M=M1 M2=79=63,即：fCP:fZ=63:1,节目录,2023年1月21日星期六,第六章 时序逻辑电路,46,6.25 试用7490设计用8421BCD编码的模7计数器。,解：先把7490设计成8421BCD输出的模10计数器,(1)用R01、R02 作反馈端；,(2)用S91、S92 作反馈端。,

16、(1)用R01、R02 作反馈端，即利用异步复0法，起跳状态为S7，即(0111)8421BCD，电路图如下所示。,节目录,2023年1月21日星期六,第六章 时序逻辑电路,47,题 6.25(1)图,节目录,2023年1月21日星期六,第六章 时序逻辑电路,48,(2)用S91、S92 作反馈端，即利用异步置最大数法，起跳状态为SM-1，即S6，(0110)8421BCD，电路图如下所示。,题 6.25(2)图,节目录,2023年1月21日星期六,第六章 时序逻辑电路,49,6.35 用DFF设计移存型序列信号发生器，要求产生的序列信号为,(1)11110000；,解：求触发器的级数,得 n

17、=3。,列状态转移表,M=8，由,节目录,2023年1月21日星期六,第六章 时序逻辑电路,50,取n=4，列状态转移表及相应D1的值。,节目录,2023年1月21日星期六,第六章 时序逻辑电路,51,M=8,节目录,2023年1月21日星期六,第六章 时序逻辑电路,52,求激励函数D1,D1,节目录,2023年1月21日星期六,第六章 时序逻辑电路,53,画电路图,题 6.35 图,节目录,2023年1月21日星期六,第六章 时序逻辑电路,54,6.40 写出图P6.40中74161输出端的状态编码表及74151输出端产生的序列信号。,题 P6.40,节目录,2023年1月21日星期六,第六章 时序逻辑电路,55,解：74161采用复0法，实现模M=10的计数器，其状态转移表如下所示：,74151输出端产生的序列信号为：,1111000110，,节目录,2023年1月21日星期六,第六章 时序逻辑电路,56,节目录,