数字电路41基本RS触发器课件.ppt

《数字电路41基本RS触发器课件.ppt》由会员分享，可在线阅读，更多相关《数字电路41基本RS触发器课件.ppt（80页珍藏版）》请在三一办公上搜索。

1、4.1 基本RS 触发器,两互补输出端,4.1.1基本 RS 触发器的电路结构,两输入端,反馈线,4.1.2 基本工作原理,设触发器原态为“1”态。,1,0,1,0,设原态为“0”态,1,1,0,触发器保持“0”态不变,复位,0,设原态为“0”态,1,1,0,0,设原态为“1”态,0,0,1,触发器保持“1”态不变,置位,1,设原态为“0”态,0,0,1,1,设原态为“1”态,0,0,1,触发器保持“1”态不变,1,“1”态,1,0,若G1先翻转，则触发器为“0”态,“1”态,若先翻转,由与非门构成的基本 RS 触发器的逻辑状态表,逻辑符号,特性表（真值表）,现态：触发器接收输入信号之前的状态

2、，也就是触发器原来的稳定状态。,次态：触发器接收输入信号之后所处的新的稳定状态。,4.2.3 逻辑功能及其描述,次态Qn+1的卡诺图,1.特性方程,2.状态转换图,描述触发器的状态转换关系及转换条件的图形称为状态图,0,1,1/,1/,10/,01/,3.驱动表,用表格的方式表示触发器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。,4.波形图,反映触发器输入信号取值和状态之间对应关系的图形称为波形图,置1,置0,置1,置1,置1,保持,不允许,基本RS触发器的特点,（1）触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。（2）电路具有两个稳定状态，在无外来触发信号作

3、用时，电路将保持原状态不变。（3）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。（4）在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件。,在数字电路中，凡根据输入信号R、S情况的不同，具有置0、置1和保持功能的电路，都称为RS触发器。,集成基本RS触发器,EN1时工作EN0时禁止,4.2 同步 RS 触发器,基本R-S触发器,导引电路,时钟脉冲,4.2.1电路结构,当CP=0时,0,R，S 输入状态 不起作用。触发器状态不变,4.2.2 工作原理,当 CP=1 时,1,打开,触发器状态由R，S 输入状态决定。,打开,当 CP=1 时,1,打开,(1)S=0,R=0,触发器状

4、态由R，S 输入状态决定。,打开,1,1,0,(2)S=0,R=1,(3)S=1,R=0,1,Q=1,Q=0,(4)S=1,R=1,同步RS功能表,C高电平时触发器状态由R、S确定,跳转,1.特性方程由功能表画出卡诺图得特性方程：,4.2.3 逻辑功能及其描述,2.状态转换图,3.驱动表,触发器的功能也可以用输入输出波形图直观地表示出来。,4.波形图,4.2.4同步触发器的空翻现象在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。,由于在CP=1期间，G3、G4门都是开着的，都能接收R、S信号，所以，如果在CP=1期间R、S发生多次变化，则触发器的状态也可能发生多次翻转。,4.3 主从触

5、发器,4.3.1、主从RS触发器,2.工作原理,（1）接收输入信号过程CP=1期间：主触发器控制门G7、G8打开，接收输入信号R、S，有：从触发器控制门G3、G4封锁，其状态保持不变。,1,0,1.电路结构,0,1,特性方程,逻辑符号,电路特点,主从RS触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP1期间接收输入信号，CP下降沿到来时触发翻转的特点。但其仍然存在着约束问题，即在CP1期间，输入信号R和S不能同时为1。,4.3.2、主从JK触发器,代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程：,将,主从JK触发器没有约束。,1.电路结构,2.逻辑功能,（

6、1）.功能表,2逻辑功能,（2）特性方程：,（3）状态转换图,（4）驱动表,例4.1 已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。,在画主从触发器的波形图时，应注意以下两点：（1）触发器的触发翻转发生在时钟脉冲的触发沿（这里是下降沿）（2）判断触发器次态的依据是时钟脉冲下降沿前一瞬间输入端的状态。,3.主从触发器存在的问题-一次变化现象,电路特点,逻辑符号,主从JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP1期间接收输入信号，CP下降沿到来时触发翻转的特点。输入信号J、K之间没有约束。存在一次变化问题。,带清零端和预置端的主从JK触

7、发器,0,0,1,0,0,1,带清零端和预置端的主从JK触发器的逻辑符号,集成主从JK触发器,与输入主从JK触发器的逻辑符号,主从JK触发器功能完善，并且输入信号J、K之间没有约束。但主从JK触发器还存在着一次变化问题，即主从JK触发器中的主触发器，在CP1期间其状态能且只能变化一次，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。,4.4 边沿触发器,4.4.1、维持阻塞边沿D触发器 1D触发器的逻辑功能D触发器只有一个触发输入端D，因此，逻辑关系非常简单；,D触发器的特性方程为：Qn+1=D,D触发器的状态转换图：,D触发器的驱动表：,2维持阻塞边沿D触

8、发器的结构及工作原理,（1）同步D触发器：,该电路满足D触发器的逻辑功能，但有同步触发器的空翻现象。,（2）维持阻塞边沿D触发器,为了克服空翻，并具有边沿触发器的特性，在原电路的基础上引入三根反馈线L1、L2、L3。,工作原理,（1）D=0,1,0,当C=0时,0,当C=1时,0,1,封锁,在C=1期间，触发器保持“0”不变,21.1.3 D 触发器,2.逻辑功能,（1）D=1,0,1,当C=0时,1,当C=1时,0,1,封锁,在C=1期间，触发器保持“1”不变,封锁,C上升沿前接收信号，上降沿时触发器翻转，（其Q的状态与D状态一致；但Q的状态总比D的状态变化晚一步，即Qn+1=Dn；上升沿后

9、输入 D不再起作用，触发器状态保持。,结论：,例 已知维持阻塞D触发器的输入波形，画出输出波形图。,解：在波形图时，应注意以下两点：（1）触发器的触发翻转发生在CP的上升沿。（2）判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态。根据D触发器的功能表，可画出输出端Q的波形图。,3.触发器的直接置0和置1端,RD直接置0端，低电平有效；SD直接置1端；低电平有效。,RD和SD不受CP和D信号的影响，具有最高的优先级。,4.4.2CMOS主从结构的边沿触发器,1电路结构:由CMOS逻辑门和CMOS传输门组成主从D触发器。,由于引入了传输门，该电路虽为主从结构，却没有一次变化问题，具有边沿触发

10、器的特性。,2工作原理,触发器的触发翻转分为两个节拍：（1）当CP变为1时，TG1开通，TG2关闭。主触发器接收D信号。同时，TG3关闭，TG4开通，从触发器保持原状态不变。（2）当CP由1变为0时，TG1关闭，TG2开通，主触发器自保持。同时，TG3开通，TG4关闭，从触发器接收主触发器的状态。,3 具有直接置0端RD和直接置1端SD的CMOS边沿D触发器,4.5 触发器功能的转换,转换步骤：（1）写出已有触发器和待求触发器的特性方程。（2）变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。（3）比较已有和待求触发器的特性方程，根据两个方程相等的原则求出转换逻辑。（4）根据转换逻

11、辑画出逻辑电路图。,转换方法：利用令已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑。,（1）JK触发器D触发器,写出D触发器的特性方程，并进行变换，使之形式与JK触发器的特性方程一致：,与JK触发器的特性方程比较，得：,电路图,1、将JK触发器转换为D、T、T和RS触发器,（2）JK触发器T触发器,在数字电路中，凡在CP时钟脉冲控制下，根据输入信号T取值的不同，具有保持和翻转功能的电路，即当T0时能保持状态不变，T1时一定翻转的电路，都称为T触发器。,特性表,逻辑符号,T触发器特性方程：,与JK触发器的特性方程比较，得：,电路图,状态图,时序图,（3）JK触发器T触发器,在数字电路中

12、，凡每来一个时钟脉冲就翻转一次的电路，都称为T触发器。,特性表,逻辑符号,T 触发器特性方程：,与JK触发器的特性方程比较，得：,电路图,变换T触发器的特性方程：,状态图,时序图,（4）JK触发器RS触发器,RS触发器特性方程：,变换RS触发器的特性方程，使之形式与JK触发器的特性方程一致：,比较，得：,电路图,2、将D触发器转换为JK、T、T和RS触发器,（1）D触发器JK触发器,（2）D触发器T触发器,（3）D触发器T触发器,（4）D触发器RS触发器,或,约束条件为RS0,3、将T 触发器转换为JK、D、T和RS触发器,（1）T触发器 JK触发器,（2）T触发器 D触发器,（3）T触发器

13、T 触发器,所以,所以,（4）T触发器 RS触发器,所以,利用约束条件RS0，得:,4、将 RS触发器转换为JK、D、T和T触发器,（1）RS触发器 JK触发器,将JK触发器的特性方程变换为,将该式与RS触发器的特性方程,比较得：,（2）RS触发器 D触发器,将D触发器的特性方程变换为,将该式与RS触发器的特性方程,比较得：,满足RS0的约束条件。,（3）RS触发器 T触发器,将D触发器的特性方程变换为,将该式与RS触发器的特性方程,比较得：,满足RS0的约束条件。,（4）RS触发器 T触发器,将D触发器的特性方程变换为,将该式与RS触发器的特性方程,比较得：,满足RS0的约束条件。,4.6

14、集成触发器,4.6.1、集成触发器举例1TTL主从JK触发器74LS72,特点：（1）有3个J端和3个K端，它们之间是与逻辑关系。（2）带有直接置0端RD和直接置1端SD，都为低电平有效，不用时应接高电平。（3）为主从型结构，CP下跳沿触发。,2高速CMOS边沿D触发器74HC74,特点：（1）单输入端的双D触发器。（2）它们都带有直接置0端RD和直接置1端SD，为低电平有效。（3）为CMOS边沿触发器，CP上升沿触发。,4.6.3触发器的应用举例,例 设计一个3人抢答电路。3人A、B、C各控制一个按键开关KA、KB、KC和一个发光二极管DA、DB、DC。谁先按下开关，谁的发光二极管亮，同时使

15、其他人的抢答信号无效。,利用触发器的“记忆”作用，使抢答电路工作更可靠、稳定。,本章小结,1触发器有两个基本性质：（1）在一定条件下，触发器可维持在两种稳定状态（0或1状态）之一而保持不变；（2）在一定的外加信号作用下，触发器可从一个稳定状态转变到另一个稳定状态。2描写触发器逻辑功能的方法主要有特性表、特性方程、驱动表、状态转换图和波形图(又称时序图)等。3按照结构不同，触发器可分为：(1)基本RS触发器，为电平触发方式。(2)同步触发器，为脉冲触发方式。(3)主从触发器，为脉冲触发方式。(4)边沿触发器，为边沿触发方式。,本章小结,4根据逻辑功能的不同，触发器可分为：(1)RS触发器(2)JK触发器(3)D触发器(4)T触发器（T触发器）5同一电路结构的触发器可以做成不同的逻辑功能；同一逻辑功能的触发器可以用不同的电路结构来实现。6利用特性方程可实现不同功能触发器间逻辑功能的相互转换。,