数字电子钟的设计课件.ppt

《数字电子钟的设计课件.ppt》由会员分享，可在线阅读，更多相关《数字电子钟的设计课件.ppt（43页珍藏版）》请在三一办公上搜索。

1、一、设计任务书,项目六 数字电子钟的设计,1.具有时、分、秒计时及显示；计时范围：00时00分00秒-23时59分59秒2.具有手动校时、校分功能；3.能整点报时；从59分51秒开始，逢单响一下(持续1秒)，前4响频率为500Hz，最后1响频率为1000Hz。也可逢双响。4.星期指示功能（星期1-星期日）；5.脉冲信号发生（1Hz、512Hz、1024Hz）。,二、设计步骤,项目六 数字电子钟的设计,秒信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟通常用晶体振荡器产生的脉冲经过整形、分频获得1Hz、512 Hz、1024 Hz的秒脉冲。,1秒信号发生器,项目六 数字电子钟的设计

2、,CD4060管脚：1.8Hz2.4Hz3.2Hz4.512Hz5.1024Hz6.256Hz7.2048Hz9.32768Hz13.64Hz14.128Hz15.32Hz,项目六 数字电子钟的设计,利用555定时器设计,注：鼓励同学们查阅资料、利用其他方法设计秒信号发生电路,项目六 数字电子钟的设计,秒、分计数器为60进制计数器，小时计数器为24进制计数器。实现这两种模数的计数器采用中规模十进制集成计数器。使用“置数法”或“清零法”以及利用计数器的级联方法，可实现任意进制的计数器。,项目六 数字电子钟的设计,2秒、分、时计数器设计,首先将两片十进制集成计数器设置成十进制加法计数器，将第一片计

3、数器的进位输出连到第二片计数器的进位输入，这样两片计数器最大可实现100进制的计数器。现要设计一个60进制的计数器，可利用“置数法”或“清零法”的方法实现。当计数器输出“2Q3Q2Q1Q0、lQ3Q2Q1Q0=0110、0000”时，通过门电路形成一置数脉冲，使计数器归零。此电路可作为秒、分计数器。,项目六 数字电子钟的设计,(1)60进制计数器,项目六 数字电子钟的设计,74LS290 2510进制计数器(a)外引脚图(b)逻辑符号,输出,CP输入,异步置数,74LS290引脚图及逻辑功能,74LS290功能表,CP1-Q3Q2Q1 5进制,CP0-Q0 2进制,（1）二进制计数：将计数脉冲

4、由CP0输入，由Q0输出,二进制计数器,返回,基本工作方式,（2）五进制计数：将计数脉冲由CP1输入，由Q3、Q2、Q1 输出,五进制计数器,（3）8421BCD码十进制计数：将Q0与CP1相连,计数脉冲CP由CP0输入,8421BCD码十进制计数器,二进制,五进制,（4）5421BCD码十进制计数：把CP0和Q3相连，计数脉冲由CP1输入,5421BCD码十进制计数器,五进制,二进制,附：用级联（相当于串行进位）法实现N进制计数器的方法（异步）。,级联法实现更大容量计数器时，计数器的顺序如何？,这样构成的N进制计数器的计数状态将保留M1进制计数器的特点。,构成七进制计数器,七进制计数器,先构

5、成8421BCD码的10进制计数器；再用脉冲反馈法，令R0BQ2Q1Q0实现。当计数器出现0111状态时，计数器迅速复位到0000状态，然后又开始从0000状态计数，从而实现00000110七进制计数。,构成六进制计数器,（b）六进制计数器,先构成8421BCD码的10进制计数器；再用脉冲反馈法，令R0AQ2、R0BQ1。当计数器出现0110状态时，计数器迅速复位到0000状态，然后又开始从0000状态计数，从而实现00000101六进制计数。,计数器的级联是将多个集成计数器（如M1进制、M2进制）串接起来，以获得计数容量更大的N（=M1M2）进制计数器。一般集成计数器都设有级联用的输入端和输

6、出端。异步计数器实现的方法：低位的进位信号高位的CP端,先用级联法,再用脉冲反馈法,（2）构成大容量计数器,例：利用两片74LS290构成23进制加法计数器。,图7-22 74LS290构成二十三进制计数器,先将两片接成8421BCD码十进制的CT74LS290级联组成1010=100进制异步加法计数器。,0010,0011,再将状态“0010 0011”通过反馈与门输出至异步置0端，从而实现23进制计数器。,10进制计数器的进位信号？,1001 0000时Q3有下降沿。,二片74LS290可构成100以内的计数器,例：60进制计数器,0110(6),0000(0),S92,S91,Q3,Q0

7、,Q2,Q1,R01,R02,C1,C0,计数脉冲,S92,S91,Q3,Q0,Q2,Q1,R01,R02,C1,C0,十位,个位,两位十进制计数器（100进制）,项目六 数字电子钟的设计,（2）24进制计数器,同理当个位计数状态为“Q3Q2Q1Q0=0100”，十位计数器状态为“Q3Q2Q1Q0=0010”时，要求计数器归零。通过把个位Q2、十位Q1相与后的信号送到个位、十位计数器的置数端，使计数器复零，从而构成24进制计数器。,项目六 数字电子钟的设计,二片74LS290可构成100以内的计数器,例：二十四进制计数器,0010(2),0100(4),十位,个位,两位十进制计数器（100进制

8、）,项目六 数字电子钟的设计,3译码显示电路,译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。用于驱动LED七段数码管的译码器驱动LED七段共阳极（共阴极）显示数码管。由LED七段数码管组成的一位数码显示电路。若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字的显示。注意应在译码器输出与数码管之间串联的R为限流电阻。,项目六 数字电子钟的设计,数码管显示,共阳极数码管,必须要连接电阻，以防电流过大，烧坏二极管,译码器,74LS247七段译码器的管脚图：,74LS247译码器的逻辑功能：,数码管与译码器的连接：,小贴士:每

9、一片译码器驱动一只数码管，因此秒、分、时的构成共需要六对数码管和译码器。,4校时电路,数字钟启动后,每当数字钟显示与实际时间不符时,需要根据标准时间进行校时。校“秒”时，有两种方法：（1）采用等待校时。将琴键开关K1按下，此时利用门电路封锁，使秒信号进入不到“秒计时器”中，此时暂停秒计时。当数字钟秒显示值与标准时间秒值相同时，立即松开K1，数字钟秒显示与标准时间秒计时同步运行，完成秒校时。（2）采用清零（置零）校时，当将琴键开关K1按下，使得秒计数器置零，实现秒校时。,项目六 数字电子钟的设计,校“分”、“时”的原理比较简单，采用加速校时。例如分校时使用G2、G3、G4三与非门，当进行分校时时

10、，按下琴键开关K2，由于门G3输出高电平，秒脉冲信号直接通过G2、G4门电路被送到分计数器中，使分计数器以秒的节奏快速计数。当分计数器的显示与标准时问数值相符时，松开K2即可。当松开K2时，门电路G2封锁秒脉冲，输出高电平，门电路G4接受来自秒计数器的输出进位信号，使分计数器正常工作。同理，“时”校时电路与“分”校时电路工作原理完全相同。,项目六 数字电子钟的设计,5.整点报时电路设计,项目六 数字电子钟的设计,项目六 数字电子钟的设计,74LS90是TTL系列的十进制计数器，其内部由四个主从触发器和一些附加门电路组成，以提供一个2分频计数器和一个三级的二进制计数器。此芯片有门控复零输入端及还

11、有门控置9输入端。为了使用其最大计数长度，须将输出端Q0连到B输入端。计数输入脉冲加到输入端A上，则输出为BCD计数，见功能表1。若把Q3连接到输入端A上，输出则为二五混合进制。见表2。这时输入脉冲加在B端，在Q0的输出上可以得到一个十分频的方波。,计数器,项目六 数字电子钟的设计,项目六 数字电子钟的设计,74LS90功能表,清零,置9,空脚,项目六 数字电子钟的设计,用两片74LS90组成两位十进制加法计数器，输入1Hz连续计数脉冲，进行由0099累加计数。,设计一个数字钟秒位6进制计数器并进行实验。,译码器输入端D C B A,用两片74LS90组成六十进制加法计数器，输入1Hz连续计数

12、脉冲，进行由0059累加计数。,用两片74LS90组成二十四进制加法计数器，输入1Hz连续计数脉冲，进行由0023累加计数。,计数器74LS90构成的60进制,计数器74LS90构成的24进制,秒 分 时进位脉冲的产生,秒和分的十位都为6进制，B、C同时为“1”时计数器清零，并且秒钟到分钟，分钟到小时产生进位脉冲。,由于74LS90计数器是下降沿触发，所以此时需要由B、C两位与非之后产生下降沿的进位脉冲。,调试步骤（一）,此时已经搭建完成时、分、秒的计数、译码、显示部分；采用信号发生器产生23Hz脉冲接入“秒”的个位计数器的CP0端，观察自己的时、分、秒走时是否正确；计数、译码、显示电路正确工作之后，开始搭建秒脉冲发生器电路。,项目六 数字电子钟的设计,秒脉冲发生器,晶振为32768HZ，通过15次二分频后可获得1HZ的脉冲输出。,调试步骤（二）,将晶振产生的频率经过分频之后得到的1Hz脉冲接入秒钟个位的74LS90的CP0端；观察数字钟是否能够自动、正确走时；如果电路一切正常，则开始搭建整点报时电路。否则针对报时电路中的分频芯片CD4060和D触发器74LS74的各个管脚连线，以及晶振进行检查。,项目六 数字电子钟的设计,整点报时(五低一高),5 90101 1001 5 40101 0100,74LS20,74LS08,74LS32,74LS04,0,0,0,0,