数字逻辑设计基础第12章课件.ppt

《数字逻辑设计基础第12章课件.ppt》由会员分享，可在线阅读，更多相关《数字逻辑设计基础第12章课件.ppt（80页珍藏版）》请在三一办公上搜索。

1、第12章 可编程逻辑器件,是由编程来确定其逻辑功能的器件。Programmable Logical Device，简称 PLD,本章目标,赖祖亮小木虫,了解可编程逻辑器件FPGA/CPLD的基本工作原理及其分类,了解不同厂商的可编程逻辑器件FPGA/CPLD产品,熟练根据设计要求，能够对可编程逻辑器件FPGA/CPLD进行选型,能够根据FPGA/CPLD开发流程进行应用设计,引 言,可编程逻辑器件是指可以通过软件手段更改、配置器件内部连接结构和逻辑单元，完成既定设计功能的数字集成电路。广义上讲，可编程逻辑器件是指一切通过软件手段更改、配置器件内部连接结构和逻辑单元，完成既定设计功能的数字集成电

2、路。,当今主流的可编程逻辑器件主要分为复杂可编程逻辑器件（CPLD）和现场可编程门阵列（FPGA）2大类。,采用可编程逻辑器件，通过定义器件内部的逻辑和输入、输出引出端，将原来由电路板设计完成的大部分工作放在芯片设计中进行。大大减轻了电路图设计和电路板设计的工作量和难度，从而有效地增强了设计的灵活性，提高了工作效率。,内容提要,Altera主流CPLD/FPGA最小硬件系统设计,CPLD/FPGA厂商及产品概述,CPLD/FPGA的基本结构,PLD的可编程原理,PLD的发展及分类,QuartusII软件入门向导,进行可编程逻辑设计时，通过定义器件内部的逻辑和输入、输出引出端，将原来由电路板设计

3、完成的大部分工作放在芯片设计中进行。,在采用PLD设计逻辑电路时，设计者借助计算机在相关集成开发软件平台上完成数字逻辑电路的描述，通过编译和逻辑网表的生成后，将相关数据写入PLD器件，最终在器件上实现通过计算机所做的逻辑电路描述和系统设计,自20世纪80年代以来，PLD发展非常迅速，器件的速度指标得到飞速提高，FPGA的门延时已小于5 ns，CPLD的工作速度也已达到数百MHz以上。采用PLD设计的数字系统的工作速度及工作可靠性远远优于传统的中小规模数字逻辑器件,12.1.1 可编程逻辑器件综述,目前，可编程逻辑器件已发展为CPLD/FPGA两大结构阵营体系，分别适合于承担组合逻辑设计及复杂的

4、时序逻辑设计。,12.1.2 可编程逻辑器件的发展历程,乘积项结构PLD：基本结构为乘积项，采用“与-或阵列”。（大部分简单PLD和CPLD都属于这个范畴）,查找表结构FPGA：简单的查找表构成可编程门，再构成阵列形式。（大多数FPGA属于此类器件）,12.1.3 可编程逻辑器件的分类,1熔丝（Fuse）型器件：编程过程就是根据设计的熔丝图文件来烧断对应的熔丝，达到编程的目的,2反熔丝（Anti-fuse）型器件：与熔丝烧断获得开路相反,3EPROM型：紫外擦除电可编程，与熔丝、反熔丝型不同，可多次编程,4EEPROM型：电可擦写编程器件，不需紫外线擦除,5SRAM型：即SRAM查找表结构的器

5、件。大部分FPGA器件均采用此编程工艺。编程速度最快，在断电后数据立即丢失，再次上电需要再次编程。通过外挂专用的EEPROM器件来辅助存储编程数据，下次上电时自动将数据导入FPGA的SRAM,6Flash型：采用Flash工艺的反熔丝型 器件，实现多次可编程，同时做到掉电后不需要重新配置,12.2 简单PLD的可编程原理,数字系统都是由基本门来构成的任何组合逻辑电路都可以用“与门-或门”二级电路实现；任何时序逻辑电路都可以由组合逻辑电路加上存储元件（触发器、锁存器构成）人们由此提出乘积项可编程电路结构，原理结构如下：,固定连接,可编程连接,断开连接,PLD 中与门和或门的习惯画法,(a),(b

6、),Y,C,A,B,C,B,A,A,C,B,Y,Y,Y,C,B,A,1,A,A,A,A,PLD 器件中连接的习惯画法,(a)一般画法,输入缓冲电路,(b)PLD 中的习惯画法,输入电路：用来产生所需的原变量及反变量,与阵列：由多个多输入与门组成，用以产生输入变量的各乘积项,或阵列：由多个多输入或门组成，用以产生或项，即将输入的某些乘积项相加,C,A,B,C,B,A,W7=ABC,A,B,C,Y3,Y2,Y1,与阵列,或阵列,左图表示的逻辑式：Y1=ABC+ABC+ABC Y2=ABC+ABC Y3=ABC+ABC,乘积项阵列实际上就是一个“与或”阵列，每一个交叉点都是一个可编程熔丝，如果导通就

7、是实现“与”逻辑，在“与”阵列后一般还有一个“或”阵列，用以完成最小逻辑表达式中的“或”关系。“与或”阵列配合工作，完成复杂的组合逻辑功能。,12.2 PROM、PLA、PAL及GAL,PROM（可编程只读存储器）：只能用于组合电路可编程，不适于多输入变量的组合函数，浪费严重,PAL（可编程阵列逻辑）：是PLA的改进型与阵列可编程，或阵列固定，IO结构不通用，不同的用途种类繁多，熔丝工艺，一次编程,PLA（可编程逻辑阵列）：与、或阵列均可编程，利用率高，需要逻辑函数的最简与或表达式，公共与项难利用，软件算法较复杂。,GAL（通用阵列逻辑）：EEPROM工艺，改进了IO结构，增加了输出逻辑宏单元

8、（OLMC，Output Macro Cell），通用性好,逻辑阵列固定与可编程的结构示意图,15,PROM、PLA、PAL、GAL特征及优缺点对比,随着集成工艺的不断发展，现代可编程逻辑器件已进入大容量CPLD/FPGA 时代，使得单片逻辑系统的实现成为事实。,12.3 CPLD与FPGA的基本结构,早期的PROM只能存储少量数据，完成简单逻辑功能；中期的PAL、GAL等能完成中大规模的数字逻辑功能；,现代微电子设计技术与微电子工艺的发展，将可编程逻辑器件推进到了新的高度，进入了CPLD/FPGA时代,当今的复杂可编程逻辑器件（CPLD）及现场可编程门阵列（FPGA）可以完成超大规模的复杂组

9、合逻辑与时序逻辑；,目前，在FPGA上已可集成中央处理器（CPU）或数字处理器（DSP）内核，为实现片上可编程系统（SOPC，System OnProgrammable Chip）提供了强大的硬件支持。,12.3 CPLD与FPGA的基本结构,早期的PROM只能存储少量数据，完成简单逻辑功能；中期的PAL、GAL等能完成中大规模的数字逻辑功能；,现代微电子设计技术与微电子工艺的发展，将可编程逻辑器件推进到了新的高度，进入了CPLD/FPGA时代,当今的复杂可编程逻辑器件（CPLD）及现场可编程门阵列（FPGA）可以完成超大规模的复杂组合逻辑与时序逻辑；,目前，在FPGA上已可集成中央处理器（C

10、PU）或数字处理器（DSP）内核，为实现片上可编程系统（SOPC，System OnProgrammable Chip）提供了强大的硬件支持。,CPLD（Complex Programmable Logic Device）是在PAL、GAL基础上发展起来的，采用EEPROM工艺，实现的逻辑功能比PAL、GAL有了大幅度的提升；,CPLD一般可以完成设计中较复杂、较高速度的逻辑功能，如接口转换、总线控制等。,FPGA（Field Programmable Gate Array），是在CPLD的基础上发展起来的，采用查找表结构，是一种新型高性能可编程逻辑器件。,FPGA采用SRAM工艺，集成度很高

11、，器件密度从数万系统门到数千万系统门不等,FPGA可以完成极其复杂的时序与组合逻辑电路功能，适用于高速、高密度的高端数字逻辑电路设计领域，如数字信号处理、高速数据采集等。,ASIC是固定的或定制的逻辑器件，是为了满足特定的用途而设计的芯片，ASIC通过固化的逻辑功能和大规模的工业化生产，降低了芯片的成本，同时提高了产品的可靠性。,但是ASIC的设计已经固定，今后升级改版难度、投资都比较大，灵活性差等缺陷制约着它的应用范围。,FPGA可以零活地更改逻辑设计，根据需要，可以随时随地的设计、更改大规模数字逻辑，具有ASIC无法比拟的优势。,不过，由于FPGA功耗、体积都比ASIC大，在逻辑设计的前期

12、，采用FPGA进行验证，待设计定型后再直接转向ASIC投产，克服了直接进行ASIC设计的弊端。,12.3.1 CPLD的基本结构,CPLD的结构相对比较简单，基本都由可编程I/O单元、基本逻辑单元、布线池和其它辅助功能模块构成。,可编程I/O单元用来完成不同电气特性下对输入输出信号的驱动与匹配。与FPGA相比，CPLD的可编程I/O的性能和复杂度都较低。,基本逻辑单元是CPLD的主体，通过不同的配置，CPLD的基本逻辑单元可以完成不同类型的逻辑功能。MC的本质是有一些与、或阵列加上触发器构成的；,CPLD广泛采用的乘积项代表了MC中与阵列的输出，其数量标志了CPLD的容量；,布线池本质上就是一

13、个开关矩阵，通过打结点可以完成不同MC的输入与输出项之间的连接。,由于CPLD的布线池结构固定，所以CPLD的输入管脚到输出管脚的标准延时固定，被称为Pin to Pin延时，用Tpd表示，它反应了CPLD器件可以实现的最高频率,辅助功能模块如JTAG（IEEE 1532、IEEE 1149.1）编程模块，一些全局时钟、全局使能、全局复位/置位单元等。,12.3.2 FPGA的基本结构,不同厂商的FPGA的基本构架都可简化为6个部分，分别为可编程输入/输出单元、基本可编程逻辑单元、嵌入式RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等,输入/输出（Input/Output）单元简称I/

14、O单元，它们是芯片与外界电路的接口部分。,基本可编程逻辑单元是可编程逻辑的主体，通过改变其内部连接与配置来不同的逻辑功能；,FPGA一般基于SRAM工艺，其基本可编程逻辑单元几乎都是由查找表（LUT，Look Up Table）和寄存器（Register）组成的；,在应用设计中进行器件选型时，一个基本的原则就是根据底层配置单元的LUT和Register比率来对器件规模进行估算，从而选择合适的器件。,FPGA内部一般都包含嵌入式块RAM单元，实现RAM、ROM、CAM、FIFO等存储结构。,布线资源是FPGA内部各单元的连接纽带，连线的长度和工艺决定着信号在连线上的驱动能力和传输速度,为了满足一

15、定的要求，FPGA开始嵌入如PLL（Phase Locked Loop，锁相环）、DSP（Digital Signal Prossor，数字信号处理器）、CPU（Central Processing Unit，中央处理器）等,12.3.3 CPLD与FPGA的比较,12.3.4主流CPLD/FPGA厂商及其代表产品,目前市场上CPLD/FPGA芯片主要来自Xilinx和Altera公司，它们占据了FPGA 80以上的市场份额。Lattice公司只提供CPLD器件，Actel公司主要生产反融丝结构的FPGA，主要应用于航空、航天领域产品，价格较高，因此，Lattice及Actel在FPGA的市场

16、占有比例较低,Lattice是最早推出PLD的公司，是GAL器件的发明者。20世纪90年代，Lattice首创了ISP技术（In-System Programmability，在系统可编程），使CPLD的应用领域有了巨大的扩展，也为设计人员调试程序提供了极大的方便。Lattice公司的CPLD产品主要有GAL、ispLSI、ispMACH、LatticeEC、LatticeECP系列等。,Xilinx在1985年推出了业界首款FPGA，随后不断推出新的集成度更高、速度更快、价格更低、功耗更小FPGA器件系列，目前已成为世界领先的CPLD/FPGA器件供应商，Xilinx的CPLD器件以Cool

17、Runner、XC9500系列为代表，FPGA器件以XC4000、Spartan、Virtex系列为代表，其性能不断提高。,Altera是著名的PLD生产厂商，多年来一直占据着行业领先的地位。Altera的PLD具有高性能、高集成度和高性价比的优点，此外它还提供了功能全面的开发工具和丰富的IP核、宏功能库等，因此Altera的产品获得了广泛的应用。其可编程逻辑器件可以分为高密度FPGA、低成本FPGA和CPLD等3类，每个产品类别在不同时期都有其主流产品。,Actel公司生产的FPGA采用了反熔丝工艺，反熔丝工艺未编程时内部节点开路，编成后接通，去传统编程方法正好相反，使用Flash存储器，加

18、密性能最好，因此被广泛应用于航空航天、军事等保密性要求高的场合,12.3.5 工程项目中CPLD/FPGA芯片的选型原则,Xilinx和Altera公司都是知名的CPLD/FPGA供应商，二者的产品各有特色。一般根据设计者对其硬件的熟悉程度选择一个公司的产品，这样有利于加快开发的进度。,优先选择开发软件成熟、界面良好、开发人员熟悉的开发软件相关产品。,CPLD器件逻辑规模小于FPGA，价格低廉，在用于简单逻辑控制等场合，选择CPLD即可。FPGA是专为数字信号处理的实现而设计，逻辑容量大、内嵌许多专用功能模块，在对成本不敏感及复杂的时序设计的场合适宜选择FPGA。,从逻辑容量、应用的速度要求、

19、功耗、可靠性及内嵌功能块等方面综合考虑型号选型。其中逻辑容量是考虑的首要方面。,12.4 CPLD/FPGA的开发流程,CPLD/FPGA只是数字可编程逻辑设计的承载器件，而逻辑的设计实现则依靠软件进行，进行逻辑设计时，可以通过传统的原理图方式进行，也可以通过专有的硬件描述语言（HDL）来实现,CPLD/FPGA开发流程图,12.4.1 设计输入方式,设计输入方式主要分为图形输入法和文本输入法，见下表,文本输入法需要通过VHDL或Verilog语言来进行逻辑设计的描述，这需要设计者对于这类HDL语言的语法规则有初步的语法基础,原理图输入方式与使用PROTEL绘制电路原理图类似，设计直观，易于掌

20、握，设计者进行电子线路设计不需要增加新的相关知识（VHDL或VevilogHDL），便于CPLD/FPGA 入门使用。,由于图形设计方式没有标准化，造成不同的EDA软件中的图形处理工具对图形的设计规则、存档格式和图形编译方式都不同。因此，图形文件兼容性差。正是由于图形文件兼容性较差，一些性能优秀的电路模块的移植和再利用十分困难,12.4.2 常用硬件描述语言（HDL）简介,硬件描述语言(Hardware Description Language，HDL)就是指对硬件电路进行行为描述、寄存器传输描述或者结构化描述的一种语言,HDL是用文本的形式描述硬件电路的功能、信号连接关系以及时序关系。它可以

21、进行大规模，多个芯片的数字系统的设计。目前主流硬件描述语言有VHDL和Verilog,VHDL起源于美国国防部的VHSIC，Verilog起源于集成电路(ASIC)的(仿真)设计。它们在各方面有着自己的特点。,VHDL与VerilogHDL的对比,12.4.3 主流EDA软件概述,QuartusII是Altera公司的综合性CPLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL等多种HDL语言，以及它们之间的混合输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程,ISE是由著名的可编程器件开发商 Xilinx公司提供的集成化开发平台。ISE具

22、有界面良好、操作简单的特点，使得ISE成为了非常通用的FPGA工具软件。ISE提供了包括代码编写、库管理以及HDL综合、仿真、下载等几乎所有FPGA开发所需的功能,仿真是指在软件环境下，验证电路的行为和设计意图是否一致。在逻辑设计领域，仿真与验证时整个设计流程中最重要、最复杂与最耗时的步骤,Altera公司的QuartusII和Xilinx公司的ISE本身也具备仿真功能，它们自带的仿真功能有限，一般在小型设计中较为常用。在从事大型数字系统的设计开发时，软件自带的仿真工具仿真起来十分耗时。,Mentor Graphics ModelSim是业界公认的最优秀的HDL语言仿真器，它提供最友好的调试环

23、境，是单内核支持VHDL和Verilog混合仿真的仿真器，是作FPGA/ASIC设计的RTL级和门级电路仿真的首选。,ModelSim采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核。ModelSim个性化的图形界面和用户接口，为用户加快调错提供强有力的手段。,12.5.1 FPGA最小系统,一个最基本的CPLD/FPGA最小系统是可以使CPLD/FPGA正常工作的最简单的系统，只包括CPLD/FPGA必要的电源电路、下载/配置电路、外部时钟电路、I/O接口电路等,基于现代集成工艺的CPLD/FPGA为了在更小的体积与更高的集成

24、度基础上上获得更多的输出引脚，往往采用了薄型扁平封装（LQFP、PQFP）及阵列球珊封装（BGA）。,右图是一个基本的FPGA最小系统的样板例子，外引了IO，预设了几个LED灯和拨码开关,12.5.2 SOPC-NiosII-EP2C35实验教学开发平台简述,完备的FPGA开发平台拥有丰富的外设资源和接口器件,EP2C35核心板系统功能框图,FPGA系统平台功能框图,12.5.3 实例设计,要求：设计实现8位流水灯，在秒脉冲作用下，实现8个LED灯7亮1暗循环流动。,软件：QuartusII6.0,实现平台：SOPC-NiosII-EP2C35实验开发平台,整个设计过程在QuartusII上完

25、成，将涉及如下应用：QuartusII工程创建及属性设置；QuartusII HDL设计及原理图设计输入方式；QuartusII 时序仿真；QuartusII 引脚锁定；QuartusII 工程编译；QuartusII 硬件下载。,QuartusII软件入门向导,请参照后面的步骤，提前做好预习，熟悉QuartusII软件的操作环境；QuartusII软件安装时要注意它的破解步骤。,工程创建时的准备工作,QuartusII通过“工程（Project）”来管理设计文件，必须为此工程创建一个放置与此工程相关的所有设计文件的文件夹；此文件夹名不宜用中文，也最好不要用数字，应放到磁盘上容易找到的地方，不

26、要放在软件的安装目录中；建立完工程文件夹后再进行后续操作,在QuartusII6.0环境下建立工程,1、项目创建向导,工程文件名，任取，建立在用户自己的目录下，不要使用软件的安装目录或系统目录,选择文件的存放路径,顶层实体名，一般和工程名相同,文件菜单,基于已有项目创建工程（一般 不使用）,设置完毕后单击“Next”,2、为创建的工程添加设计文件,添加用户的设计文件选中待添加的文件后点击“Add”，若暂无文件，直接点击“Next”,设置完毕后单击“Next”,3、器件选择,选择FPGA器件型号,选择FPGA器件所属系列,实验开发板所使用的器件为ALtera公司CycloneII系列（Famil

27、y）的EP2C35F484C8（Avaliable devices）,设置完毕后单击“Next”,4、EDA 工具设置,选择第三方EDA工具（如ModelSim、Synplify等）这里不需要，都不打勾,该步骤可单击“Next”直接跳过,5、完成!,工程创建完毕，在工程管理器界面出现所选用的器件系列、器件名及工程文件名“CycloneII”；,单击“Finish”，完成工程创建,综上所述，创建工程时的几个步骤如下,（1）指定工程所在的工作库文件夹、工程名及设计实体名；（2）将设计文件加入工程中，若无设计文件直接跳过；（3）选择仿真器和综合器类型（默认“None”为选择QuartusII自带的）

28、；（4）选择目标芯片（开发板上的芯片类型）；（5）工具设置，默认为都不选择，可直接跳过；（6）完成创建。工程建立后，若需要新增设计文件，可以通过菜单项Project/Add_Remove在工程中添加新建立的设计文件，也可以删除不需要的设计文件。编译时将按此选项卡中列出的文件处理。,在QuartusII6.0工程下建立设计文件,1、在File菜单下点击“New”，即弹出新建文件窗口,QuartusII支持原理图输入、VHDL语言输入等多种设计输入方式，后面以原理图输入（Block Diagram/Schematic File）为例介绍,选此后单击OK,2、建立原理图设计文件,原理图编辑区,绘图辅

29、助工具,工程文件名,上图中，选择第二项：Block Diagram/Schematic File，点击ok后即得如下界面：,3、调用参数化元件（内置元件）,在绘图区双击鼠标左键，即弹出添加元件的窗口,在此输入已知的元件名，可以快速地调出元件/端口并预览,点击“+”号可展开查看查看库中所有的元件/端口,分别输入“input”和“74138”时的预览窗口,输入74138，库里已有的元件会预览在这里,输入INPUT，库里已有的端口符号会预览在这里,单击OK，即可将预览的端口符号/元件放置在绘图区,绘图辅助工具栏介绍,1、画线及选择工具,2、文本工具,3、符号工具，点击后可调出前面添加元件的窗口,4、

30、窗口缩放工具,5、窗口全屏显示，按“ESC”退出,注意：使用窗口缩放工具按钮后，请切换回画线及选择工具按钮，才能对绘图进行编辑。,其余工具按钮不常用，这里不介绍,从符号库中调出74138、VCC、GND、INPUT、OUTPUT等符号/端口，排放整齐;完成画线连接操作（鼠标放到端点处，会自动变为小十字形，按下左键拖动到目标处，释放后即完成本次画线操作），若要画折线，在转折处单击一次左键，继续拖动即可；为OUTPUT端口命名：双击该输出端口，在弹出的窗口中输入名称即可。,网络标号,自定义的端口名,重复上述步骤，依次输入JKFF、INPUT，按下图进行连接，完成分频器及计数器电路设计；使用网络标号

31、关联2个原理图：,如何添加网络标号：在需要添加网路标号的连线上单击右键，弹出的菜单上选择“Properties”后输入网络标号即可,网络标号用来实现将两根未连通的线进行“不画线”的连接,全程编译,在下拉菜单“Processing”中选择“Start Compilation”，启动全程编译,编译完成后的信息报告窗口,关于全程编译,启动全程编译：选择Processing/Start Compilation,自动完成分析、排错、综合、适配、汇编及时序分析的全过程。编译过程中，错误信息通过下方的信息栏指示（红色字体）。双击错误信息，可以定位到错误所在处，改正后再次进行编译直至排除所有错误；编译成功后，

32、会弹出编译报告，显示相关编译信息。,工程编译完成后，设计结果是否满足设计要求，可以通过时序仿真来分析；时序仿真主要包含如下的设置步骤：打开波形编辑器；设置仿真时间区域；波形文件存盘；将端口节点信号选入波形编辑器中；编辑输入波形（输入激励信号）；总线数据格式设置启动仿真器观察仿真结果（波形编辑文件及产生的波形报告文件分开显示）若无法观察完整波形，可以使用热键Ctrl+W,即可看到完整的仿真波形。也可使用鼠标左右键，方法如下：,顺序并不是唯一的,时序仿真,1、建立波形矢量文件（左图）；2、添加引脚节点,添加引脚节点（续）,在Filter下选择“Pins：unassigned”，再单击“List”，

33、列出引脚端口”,在Nodes Found下方的列表下选择所列出的端口，将其拖放到波形文件的引脚编辑区,3、设置仿真时间长度,默认为1us，这里将其设置为100us,4、设置仿真时间周期,默认为10ns，由于竞争冒险的存在，在仿真时信号波形和大量毛刺混叠在一起，影响仿真结果因此，这里设置为500ns,5、编辑输入端口信号,窗口缩放（左键放大，右键缩小）,已编辑好的时钟波形,选中CP后，点击此符号，直接编辑周期脉冲信号,6、启动时序仿真,分析波形可见，与74LS138功能真值表一致，结果正确,低电平看做灯灭，高电平看做灯亮。,窄尖峰为冒险引起，不影响逻辑功能。,引脚锁定以实际的实验系统选用的芯片为

34、准引脚锁定方法：在菜单下依次选择Assignments/Pin双击编辑窗口对应引脚的Location，根据端口名选择引脚号,引脚锁定,现在将流水灯的8个译码输出端所需引脚锁定到实验板对应的LED端口上。,1、8个LED发光二极管与FPGA器件引脚的连接如下,2、流水灯的脉冲CP通过核心板板上的50MHz连续脉冲分频得到，锁定到Pin_L1。,双击“Location”下方的表格框，弹出指定器件的引脚列表，选择用户自定义的引脚。,这么多，选哪个呢？,再次执行全程编译（必要步骤）,下载器第一次连接到PC机，会弹出硬件安装向导，按下述操作完成下载器安装,启动下载：单击ToolsProgrammer,即

35、启动下载界面在下载界面选择单击Hardware Setup按钮选择下载器，在弹出菜单中双击选择USB-Blaster，再单击close。,下载,编程下载：在配置文件（*.sof或*.pof）信息窗口处（屏幕右下大半区域），勾选program/configure,然后单击start按钮，即开始配置/编程；,75,正在下载程序,当下载窗口右上角progress显示出100%，表示下载成功；观察LED的显示效果是否达到设计要求。,若编程器自身有故障或者未正确连接，则不能编程/配置，底部的信息栏会有红色字体的信息提示，这时需要检查编程器的连接。解决方法：将下载线与PC机USB连接线断开，插入，重试下载。,故障处理,实践训练,用SPWM调制的原理，设计实现正弦波发生器；在QuartusII环境下，完成虚框内逻辑结构设计；数值比较器的输出经合适的RC/LC低通滤波即可输出正弦波,附1：FPGA配置电路接口,USB-Blaster下载电缆电路（USB接口部分）,附2：USB-Blaster下载电缆电路,USB-Blaster下载电缆电路（接口时序转换部分）,强调：若自制，该电路的两个芯片需要加载特定代码,