计算机组成原理ppt课件 CPU.ppt

《计算机组成原理ppt课件 CPU.ppt》由会员分享，可在线阅读，更多相关《计算机组成原理ppt课件 CPU.ppt（170页珍藏版）》请在三一办公上搜索。

1、第5章 中央处理器,计算机组成原理,计算机组成原理 Slide 2,本章主要内容,CPU的功能和组成控制器控制原理指令周期（）时序产生器和控制方式硬布线控制器微程序控制器（）流水线处理器,计算机组成原理 Slide 3,5.1 CPU的功能和组成,CPU的功能CPU的组成CPU中的主要寄存器操作控制器时序产生器,计算机组成原理 Slide 4,CPU的基本功能,取出指令并执行指令的部件CPUCPU（Central Processing Unit）数据加工：算术/逻辑运算；（ALU）指令控制：指令执行的顺序控制;（PC，JMP）操作控制:产生各种操作信号;（微操作信号）时间控制:控制操作信号的发

2、生时间;（时序信号发生器）包括控制器（CU）和运算器（ALU）,计算机组成原理 Slide 5,CPU的组成,运算器算术运算/逻辑运算控制器：指挥计算机各部件按指令要求进行操作的部件 控制取出、解释和执行指令从内存中取指，并提供下一条指令地址对指令进行译码/测试,产生相应的操作控制信号产生执行部件的运行所需要的控制信号指挥并控制CPU,内存和I/O设备之间的数据传送存储器与控制器之间的信息流动指令流；存储器与运算器之间的信息流动数据流。中断控制对异常情况和外部请求的处理,计算机组成原理 Slide 6,典型计算机主机框图,计算机组成原理 Slide 7,CPU中的主要寄存器,PC程序计数器：P

3、rogram CounterAR地址寄存器：Address Register DR数据缓冲寄存器：Data Register IR指令寄存器：Instruction Register AC累加寄存器：Accumulate Count PSW 程序状态字：Program Status Word,计算机组成原理 Slide 8,控制器基本组成,PC(Program Counter)-程序计数器IR(Instruction Register)-指令寄存器ID(Instruction Decoder)-指令译码器OC(Operate Controller)-操作控制器TG(Timer Generato

4、r)-时序发生器,计算机组成原理 Slide 9,指令译码器？,对指令进行分段（操作码、地址码）译码，指出指令的操作方式、寻址方式为操作控制器提供输入信号,计算机组成原理 Slide 10,操作控制器？,根据指令操作码和地址码、时序信号,产生各种控制信号序列,建立正确的数据通路,从而完成取指令和执行指令的控制。硬布线控制器(时序逻辑型)(硬件实现)微程序控制器(存储程序型)(软件实现)数据通路执行部件间（寄存器）传送信息的通路。,计算机组成原理 Slide 11,时序产生器？,产生各种时序信号(电位,脉冲)；对各种操作实施时间上的控制。,ALU,运算器结构,PSW,左路开关选择,右路开关选择,

5、数据总线DBUS,移位器,操作数X,操作数Y,ALU,ADD AX,BX,PSW,AX=2,BX=4,CX,DX,DR,左路开关选择,右路开关选择,数据总线DBUS,移位器,操作数X,操作数Y,AX=6,ALU,ADD AX,30,PSW,AX=2,BX=4,CX,DX,DR,左路开关选择,右路开关选择,数据总线DBUS,移位器,操作数X,操作数Y,AX=6,DR=4,ALU,指令译码器,地址总线ABUS,数据总线DBUS,CPU基本结构,CPU,主机基本组成,计算机组成原理 Slide 17,本章主要内容,CPU的功能和组成控制器控制原理指令周期（）时序产生器和控制方式硬布线控制器微程序控制

6、器（）流水线处理器,计算机组成原理 Slide 18,5.2 指令周期（）,指令周期基本概念CLA指令周期ADD指令周期STA指令周期NOP指令周期JMP指令周期,计算机组成原理 Slide 19,指令周期基本概念,时钟周期：T,节拍脉冲CPU 周期：机器周期，从内存读出一条指令的最短时间指令周期：从内存取一条指令并执行该指令所用的时间。由若干个CPU周期组成，一个CPU周期又包含若干个时钟周期（节拍脉冲）,T周期,T1,T2,T3,T4,T1,T2,T3,T4,机器周期（取指令）,指令周期,机器周期（执行指令）,将指令周期划分为若干个相对独立的操作阶段。例如：取指令周期（IF），取（源、目的

7、）操作数周期（SOF、DOF），执行周期（EXE）等。,计算机组成原理 Slide 20,指令周期基本概念（）,取指令周期 取操作数周期（可无）执行周期,取指令PC+1,执行指令,开始,计算机组成原理 Slide 21,典型指令,程序：助记符 机器指令 地址 CLA 250 000 020 ADD 30 030 030 021 STA 40 020 040 022 NOP 000 000 023 JMP 21 140 021 024 数 000 006 030 据 000 040 031 和数 040,计算机组成原理 Slide 22,CLA指令周期,取指令PC+1,指令译码,执行指令,取下条

8、指令PC+1,取指令阶段,执行指令阶段,1个CPU周期,1个CPU周期,开始,将累加器AC清0,DR,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 004,20,21,22,23,24,30,40,ALU,AC,000 020,AR,CLA,IR,指令译码器,操作控制器时序产生器,程序计数器PC,地址寄存器AR,缓冲寄存器DR,累加器AC,指令寄存器IR,执行指令控制,地址总线ABUS,数据总线DBUS,000 020,CLA,000000000,CLA指令,000 021,+1,PCARABUSRAMDBUSDRIRPC+1,计算机组成原理 Slide 2

9、4,CLA执行过程的操作,PCARPC+1PCAR ABUSRAMDBUSDRDRIR0AC,计算机组成原理 Slide 25,ADD指令周期,取指令PC+1,指令译码,取操作数,取下条指令PC+1,取指令阶段,1个CPU周期,1个CPU周期,开始,送操作数地址,执行指令阶段,1个CPU周期,执行加法操作,ADD 30；(AC)+(30)AC,取操作数周期,CLA,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 004,20,21,22,23,24,30,40,ALU,000 021,000 020,ADD 30,CLA,指令译码器,操作控制器时序产生器,程序

10、计数器PC,地址寄存器AR,缓冲寄存器DR,累加器AC,指令寄存器IR,执行指令控制,地址总线ABUS,数据总线DBUS,000 021,ADD 30,000000000,ADD指令,000 022,+1,PCARABUSRAMDBUSDRIRPC+1,CLA,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 004,20,21,22,23,24,30,40,ALU,000 021,000 021,ADD 30,CLA,指令译码器,操作控制器时序产生器,程序计数器PC,地址寄存器AR,缓冲寄存器DR,累加器AC,指令寄存器IR,执行指令控制,地址总线ABUS,数

11、据总线DBUS,000 030,ADD 30,000000000,ADD指令,000 022,+1,000 006,IRARABUSRAMDBUSDRALUALUAC,006,计算机组成原理 Slide 28,ADD执行过程的操作,PCARPC+1PCAR ABUSRAMDBUSDRDRIR IR(A)ARABUSRAMDBUSDRALUALUAC DR+ACAC,计算机组成原理 Slide 29,STA 指令周期,取指令PC+1,指令译码,送操作数,取下条指令PC+1,取指令阶段,1个CPU周期,1个CPU周期,开始,送操作数地址,执行指令阶段,1个CPU周期,执行写存操作,STA 40;（

12、AC）（40）,CLA,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 004,20,21,22,23,24,30,40,ALU,000 021,000 030,ADD 30,CLA,指令译码器,操作控制器时序产生器,程序计数器PC,地址寄存器AR,缓冲寄存器DR,累加器AC,指令寄存器IR,执行指令控制,地址总线ABUS,数据总线DBUS,000 040,STA 40,STA指令,000 023,+1,000 004,000 006,000 006,000 006,IR(A)ARABUSACDRDRDBUSRAM,计算机组成原理 Slide 31,STA执行

13、过程的操作,PCARPC+1PCAR ABUSRAMDBUSDRDRIR IR(A)ARABUSACDRDRDBUSRAM,计算机组成原理 Slide 32,NOP指令周期,取指令PC+1,指令译码,空操作等待一个周期,取下条指令PC+1,取指令阶段,执行指令阶段,1个CPU周期,1个CPU周期,开始,计算机组成原理 Slide 33,JMP 21指令周期,取指令PC+1,指令译码,送转移地址,取下条指令PC+1,取指令阶段,执行指令阶段,1个CPU周期,1个CPU周期,开始,CLA,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 004,20,21,22,2

14、3,24,30,40,ALU,000 025,000 024,JMP 21,CLA,指令译码器,操作控制器时序产生器,程序计数器PC,地址寄存器AR,缓冲寄存器DR,累加器AC,指令寄存器IR,执行指令控制,地址总线ABUS,数据总线DBUS,000 021,JMP 21,JMP 21指令,000 021,+1,000 006,000 006,000 022,IRPCNext command,计算机组成原理 Slide 35,JMP执行过程中的操作,PCARPC+1PCAR ABUSRAMDBUSDRDRIR IR(A)PCNext command,计算机组成原理 Slide 36,方框图语言

15、,在进行计算机设计时，可以采用方框图语言来表示一条指令的指令周期。方框：代表一个CPU周期，方框中的内容表示数据通路的 操作或某种控制操作。菱形：通常用来表示某种判别或测试，在时间上它依附于 紧接它的前面一个方框的CPU周期，而不单独占用 一个CPU周期。,方框图表示,0AC,IR(A)AR,IR(A)AR,IR(A)PC,ARRAMACDRDRDBUS,CLA,ADD,STA,JMP,NOP,取指令,执行指令,下一条指令,译码测试,公操作,PCARRAMDBUSDRIRPC+1,ARRAMDBUSDR DRALUDR+ACAC,计算机组成原理 Slide 38,例,(1)“ADD R2，R0

16、”指令完成(R0)+(R2)R0的功能操作，画出其指令周期流程图，并列出相应的微操作控制信号序列，假设该指令的地址已放入PC中。(2)“SUB R1，R3”指令完成(R3)-(R1)R3的操作，画出其指令期流程图，并列出相应的微操作控制信号序列。,计算机组成原理 Slide 39,计算机组成原理 Slide 40,公操作,一条指令执行完后，CPU所进行的一些操作。对外设请求的处理（中断，通道）若无外设请求的处理，CPU则转而取下条指令。由于取指令是每条指令都有的，所以，取指令也是公操作。,计算机组成原理 Slide 41,其他指令,LAD R0，（80）ADD R0，（81）JO 75STA（

17、R1），R0HALT,主机基本组成,取指控制信号,PCAR,PCBUSLDAR,取指控制信号,READ MEM,ARABUSRDLDDR,取指控制信号,DRBUSLDIR,DRIR,执行指令过程,ADD R0，（81）,执行指令过程,ADD R0，（81）,执行指令过程,LAD R0，（80）,执行指令过程,JO 75,执行指令过程,STA（R1），R0,IR,IRi,PC,AR,R0,R1,R2,R3,M,DR,X,G,Y,PCi,ARi,DRi,IRo,PCo,ARo,RW,DRo,R0o,R0i,R3o,R3i,Xi,Yi,A总线,B总线,+,-,双总线结构机器的数据通路,IR,IRi,

18、PC,AR,R0,R1,R2,R3,M,DR,X,Y,PCi,ARi,DRi,IRo,PCo,ARo,RW,DRo,R0o,R0i,R3o,R3i,Xi,Yi,A总线,B总线,+,-,执行指令,G,ADD R0,R2,IR,IRi,PC,AR,R0,R1,R2,R3,M,DR,X,Y,PCi,ARi,DRi,IRo,PCo,ARo,RW,DRo,R0o,R0i,R3o,R3i,Xi,Yi,A总线,B总线,+,-,单总线结构机器,IR,IR,PC,AR,R0,R1,R2,R3,M,DR,X,Y,PC,AR,DR,RW,R0,R3,X,Y,A总线,+,-,单总线结构机器,操作控制器,ALU,PCA

19、R,译码测试,MDR,DRIR,R2Y,R0X,R0+R2R0,PCo,G,ARi,RW=R,DRo,G,IRi,R2o,G,Yi,R0o,G,Xi,+,G,R0i,CPU周期,计算机组成原理 Slide 57,控制方式,同步控制方式 已定的指令在执行时所需的机器周期数 和时钟周期数都是固定不变的。异步控制方式：每条指令或操作控制信号需要多少时间 就占用多少时间。联合控制方式,计算机组成原理 Slide 58,本章主要内容,CPU的功能和组成控制器控制原理指令周期（）时序产生器和控制方式硬布线控制器微程序控制器（）流水线处理器,计算机组成原理 Slide 59,指令周期基本概念,时钟周期：T,

20、节拍脉冲CPU 周期：机器周期，从内存读出一条指令的最短时间指令周期：从内存取出一条指令并执行该指令所用的时间。由若干个CPU周期组成。一个CPU周期又包含若干个时钟周期（节拍脉冲）,T周期,T1,T2,T3,T4,T1,T2,T3,T4,机器周期（取指令）,指令周期,机器周期（执行指令）,计算机组成原理 Slide 60,指令周期,指令周期是指取指令、分析指令到执行完该指令所需的全部时间。指令周期不尽相同：各种指令的操作功能不同，有的简单，有的复杂。,计算机组成原理 Slide 61,机器周期,机器周期通常又称CPU周期，通常把一条指令划分为若干个机器周期，每个机器周期完成一个基本操作。一般

21、的CPU周期有：取指周期、取数周期、执行周期、中断周期等。所以有：指令周期=i机器周期一般情况下，一条指令所需的最短时间为两个机器周期：取指周期和执行周期。,计算机组成原理 Slide 62,节拍,一个机器周期内，要完成若干个微操作;有的微操作可以同时执行，有的需要按先后次序串行执行;把一个机器周期分为若干个相等的时间段，每一个时间段对应一个电位信号，称为节拍电位信号节拍的宽度取决于CPU完成一次基本操作的时间，如：CPU完成一次正确的运算；寄存器间的一次传送等。,计算机组成原理 Slide 63,工作脉冲,在节拍中执行的有些操作需要同步定时脉冲如：将稳定的运算结果打入寄存器，又如周期状态切换

22、等节拍内设置一个或几个工作脉冲，作为各种同步脉冲的来源；工作脉冲的宽度只占节拍电位宽度的1/n，并处于节拍的末尾（只要能保证所有触发器都可靠、稳定地翻转就可以了）多个脉冲的节拍常见于某些小型计算机中；在只设置机器周期和时钟周期的微型机中，一般不再设置工作脉冲（因为时钟周期既可以作为电位信号，其前后沿又可以作为脉冲触发信号）,计算机组成原理 Slide 64,附：三级时序,CPU周期（机器周期）将指令周期划分为若干个相对独立的操作阶段，称为CPU周期。节拍电位CPU 周期包括若干个完成微操作的节拍电位。节拍脉冲与节拍电位相配合完成数据加工与传送。,计算机组成原理 Slide 65,小型机的三级时

23、序,典型机器三级的时序体制,说明：FETCH取指周期W0，W1节拍m工作脉冲m*预置脉冲mRC外设工作脉冲微型机与小型机不同，常采用两级时序系统，此时节拍就是脉冲，被称之为时钟周期或T状态，为计时最小单位。,计算机组成原理 Slide 66,时序发生器-1 时序信号的作用和体制,作用：为计算机各部分的协调工作提供时序标志。体制:电位-脉冲制,计算机组成原理 Slide 67,电位-脉冲制,电位-脉冲制是时序信号最基本的体制。当实现寄存器之间的数据传送时，数据必须以电位形式加在触发器的数据输入端，而数据输入的控制信号可选用脉冲。数据必须先送到触发器的数据输入端，并且表示数据的电位一定要保持在控制

24、脉冲的作用下被触发器记忆为止，这段时间较长，所以数据需要用电位表示。而输入脉冲的时间宽度只需要保证数据从触发器的输入端稳定在输出端的时间。,计算机组成原理 Slide 68,时序发生器-2三级时序系统的组成,CPU周期信号发生器,三级时序系统组成框图,取指周期,晶 振,S,启动,取数周期,执行周期,节拍周期信号发生器,T1,T2,Tn,节拍脉冲信号发生器,P1,P2,Pn,R,Q,停止,计算机组成原理 Slide 69,CPU周期信号发生器：产生CPU周期信号。*通常，机器运行期间，任一个时刻仅处于一个CPU周期状态。节拍周期信号发生器：产生节拍电位T1T4。*在定长CPU周期中，每个CPU周

25、期含有相同的节拍电位数 节拍脉冲信号发生器：产生节拍脉冲信号P1P4.*节拍电位和节拍脉冲时间关系固定。下图中，每个节拍电位包含一个脉冲。,时间利用率高，控制较复杂,计算机组成原理 Slide 70,时序产生器,时钟脉冲,计算机组成原理 Slide 71,时序发生器-3 组成与原理,计算机组成原理 Slide 72,时钟源,为环形脉冲发生器提供频率稳定且电平匹配的方波时钟脉冲信号；通常由石英晶体振荡器和与非门组成的正反馈振荡电路组成假定此时时钟源输出50MHz（脉冲周期20ns）的时钟信号。,计算机组成原理 Slide 73,环形脉冲发生器,产生一组有序的间隔相等或不等的脉冲序列，通常采用循环

26、移位寄存器形式。由循环移位寄存器和译码器组成。,计算机组成原理 Slide 74,环形脉冲发生器与译码逻辑,&,脉冲时钟源,RD,T,4,0,T,1,0,RD,0,T,2,0,T,3,0,WE,0,WE,R,5V,S,CLR,&,&,&,&,&,3,2,1,f,f,f,计算机组成原理 Slide 75,电路说明,4个触发器输入输出串联构成循环移位电路D触发器R/S端分别为Reset和SetC1 C2 C3 时钟信号为上跳沿C4 时钟信号为下跳沿,计算机组成原理 Slide 76,循环移位寄存器工作过程：,总清信号CLR*使C4置1，打开与非门3。1上升边经与非门3反相将C1C3清“0”。1*上

27、升边使C4打入0，关闭与非门3。2*的下降边即2的上升边使C1C3打入100。同理34使C1C3打入110和111。当C3=1时，4*使C4=1，5又使C1C3清0。在6时又重复2开始的过程。,脉冲时钟源,R,5V,S,3,2,1,f,f,0,0,0,1,上跳沿,1,1,1,1,下跳沿,1,1,1,0,上跳沿,0,1,1,0,上跳沿,0,0,1,0,上跳沿,0,0,0,0,下跳沿,0,0,0,1,CLR 上跳沿,C3,C2,C1,C4,f,f,C4只有在下降延变化，C1-3只有在上升沿变化C4为0时 与门2通，3不通；否则，相反2通时，C1-3状态迁移,计算机组成原理 Slide 78,节拍脉

28、冲和读/写时序的译码,假设一个CPU周期中包括4个等间隔的节拍信号T10T40节拍译码逻辑：T10=C1C2，T20=C2C3 T30=C3，T40=C1 机器运行时，由T10T40产生T1T4。,计算机组成原理 Slide 79,节拍脉冲和读/写时序的译码,假设一个节拍含一个节拍脉冲节拍脉冲译码逻辑：P1=T1，P2=T2，P3=T3，P4=T4，,时钟源频率50MHz，周期T=20ns，脉冲宽度为10ns。,计算机组成原理 Slide 82,启停控制逻辑,启停控制逻辑用来控制原始节拍脉冲T10 T40的输出，产生CPU工作所需的节拍脉冲T1 T4。同理，对读/写时序逻辑也要加以控制。,计算

29、机组成原理 Slide 83,对启停电路的要求,计算机的启动和停机是随机的，要求计算机启动时，一定要从第一个节拍脉冲的前沿开始工作；在停机时，一定要在第四个节拍脉冲后沿结束后关闭时序产生器；要求第一个脉冲和最末一个脉冲是完整的脉冲。,计算机组成原理 Slide 84,启停控制逻辑,T,1,Q,D,C,r,Q,R,启动,停机,CLR,&,T,4,&,T,4,0,T,1,0,RD,&,RD,0,T,3,&,T,3,0,WE,&,WE,0,T,2,&,T,2,0,T,4,0,&,&,运行标志触发器Cr,RS触发器,计算机组成原理 Slide 85,启停电路说明,运行标志触发器CrCr=0封锁原始信号

30、Cr=1使上述原始信号变为CPU所需的时序信号总清信号CLR*使Cr=0启动：启动信号为低电平时，在T40*的后沿把Cr打入1；停机：停机信号为低电平时，在T40*的后沿把Cr打入0。,LDAR,RD M,LDDR,LDIRPC+1,T1,T2,T3,T4,CPU周期,取指,执行,CPU周期,时序图,状态周期电位,节拍电位,节拍脉冲,LDAR,RD M,LDDR,LDIRPC+1,T1,T2,T3,T4,CPU周期,取指,CPU周期,状态周期电位,节拍电位,节拍脉冲,LDAR,RD M,LDDR,LDIR PC+1,LDAR,RD M,LDDR,LDIRPC+1,T2,T3,T4,CPU周期,

31、取指,CPU周期,状态周期电位,节拍电位,节拍脉冲,LDAR,RD M,LDDR,LDIRPC+1,CPU周期,取指,CPU周期,状态周期电位,节拍脉冲,LDAR,RD M,LDDR,LDIR PC+1,LDAR,RD,LDDR,LDIR,计算机组成原理 Slide 90,控制器基本控制方式,控制方式：形成控制不同操作序列的时序信号的方法三种基本控制方式：同步控制方式 异步控制方式 联合控制方式,计算机组成原理 Slide 91,同步控制方式,每一步操作均由统一的时序信号来控制特点：具有统一的时钟信号对指令周期的控制：定长指令周期不定长指令周期、定长CPU周期变长CPU周期、定长节拍电位,含义

32、：每条指令含有相同的CPU周期数，每个CPU周期含有相同的节拍电位。特点：时序简单，但时间利用率低,含义：按指令需要确定CPU周期，但每个CPU周期时间相同。特点：时间利用率较高,含义：指令周期和CPU周期不固定，但CPU周期含有的节拍电位按需要确定 特点：时间利用率高，但控制电路复杂,计算机组成原理 Slide 92,异步控制方式,按实际需要确定每条指令，每个操作所需要的时间，称为异步控制方式。做法：由前一微操作执行完毕时产生的“结束”信号作为下一微操作的“起始”信号。特点：时间利用率高，但控制结构复杂，用器件多。,计算机组成原理 Slide 93,联合控制方式,是同步和异步控制方式的结合。

33、将各种指令可公共起来的微操作安排在固定的周期、节拍中，对难以公共的微操作信号，则以执行部件的“回答”信号作为本次操作的结束，部分统一，部分区别对待。,计算机组成原理 Slide 94,本章主要内容,CPU的功能和组成控制器控制原理指令周期（）时序产生器和控制方式硬布线控制器微程序控制器（）流水线处理器,计算机组成原理 Slide 95,硬布线控制器Hardwired control-基本原理,由门电路和触发器构成的复杂树形网络，用以产生执行指令的一系列微操作信号；组成器件：门电路，触发器将控制器看成产生固定时序控制信号的逻辑电路输入信号：指令系统，时序信号，反馈信号输出信号：计算机所需要的所有

34、的控制信号设计目标：用最少的元件，取得最高速度。理论基础：布尔代数。,计算机组成原理 Slide 96,硬布线控制器(组合逻辑控制器),组合逻辑线路,指令译码器,节拍电位/脉冲发生器,微操作控制信号,结果反馈信息,启动/停止时钟/复位,计算机组成原理 Slide 97,组合逻辑线路的输入信号,指令译码器的输出:Im 不同指令操作码和寻址方式决定应执行的微操作。时序产生器输出的节拍电位/节拍脉冲:Mi，Tk 使微操作信号按时序要求产生。结果的反馈信息:Bj 条件码（如N、V、C、Z等）影响指令，不同状态条件而产生不同的执行结果，即需不同的微操作信号。,0AC,IRAR,IRAR,IRPCPCAR

35、,RDDBUSDR DRALUDR+ACAC,RDACDRDRDBUS,CLA,ADD,LDA,JMP,NOP,取指令,公操作,启动,M1,M2,M3,LDAR T1,RD T2,LDDR T3,LDIR T4,PCARRAMDBUSDRIRPC+1,计算机组成原理 Slide 99,组合逻辑线路的输出信号,微操作控制信号的函数表达式：C=(ImMiTkBj)例：读主存信号C3-(RD)取指令在M1被激活 或LDA ADD AND M3 C3=M1+M3（LDA+ADD+AND）C3=T2M1+T1M3（LDA+ADD+AND）,想想全加器的设计？,计算机组成原理 Slide 100,硬布线控

36、制器基本原理,微操作控制信号的函数表达式：,计算机组成原理 Slide 101,组合逻辑控制器的设计步骤,根据CPU的结构,画出所有指令操作流程图；找出产生同一微操作控制信号的条件编排指令操作时间表；即把指令操作流程图中的微操作落实到不同的CPU周期和节拍中。综合、化简微操作逻辑式，并画出逻辑控制电路写出各微操作控制信号的布尔表达式；化简各表达式；利用电路或门阵列实现,计算机组成原理 Slide 102,硬布线控制器特点,组成的网络复杂；无规则；设计和调试困难；不可改变指令系统和指令功能适用于VLSI速度快,计算机组成原理 Slide 103,本章主要内容,CPU的功能和组成控制器控制原理指令

37、周期（）时序产生器和控制方式硬布线控制器微程序控制器（）流水线处理器,计算机组成原理 Slide 104,微程序控制器的基本原理,指令执行的阶段性：取指令，分析指令，执行指令等；将所需微操作信号以二进制编码形式存入存储器；按序依次读出执行，即可实现指令的功能。,计算机组成原理 Slide 105,基本概念微命令和微操作,控制部件与执行部件 二者通过控制线，反馈线联系 微命令 控制部件（如CU）通过控制线向执行部件（如ALU、M、GRS等）发出的各种控制命令.微操作 执行部件接受微命令后进行的操作。,计算机组成原理 Slide 106,基本概念微命令和微操作,打开或者关闭控制门的控制信号为微命令

38、微命令是控制信号最小，最基本的单位微命令带来的执行部件的动作称为微操作互斥性微命令：不能同时实现的微命令,例如：+、-、M 相容性微命令 可能同时出现的微命令,计算机组成原理 Slide 107,基本概念微指令和微程序,微指令在一个CPU周期中，一组实现一定操作功能的微命令的组合。微程序由若干条微指令组成的、用以实现指令功能的程序,计算机组成原理 Slide 108,微指令的基本格式,操作控制字段用于产生微命令。顺序控制字段用于确定下一条微指令地址。,计算机组成原理 Slide 109,微指令基本格式举例,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18

39、,19,20,21,22,23,24,25,26,27,28,29,30,LDLA,LDR,1,LDPC,BUS,IR(A),WE,P,2,下,址,L,R,0,LDLB,LDR,0,PC,1,LDIR,RD,LDAR,LDDR,P,1,控制字段,顺序控制,L,R,1,L,R,2,bus,L,L,bus,bus,BUS,BUS,bus,BUS,ALU,BUS,PC,BUS,DR,DR,(D),BUS,计算机组成原理 Slide 110,微程序控制概念microprogramming control,一条指令的处理包含许多微操作序列这些操作可以归结为信息传递、运算将这些操作所需要的控制信号以多条微

40、指令表示执行一条微指令就给出一组微操作控制信号执行一条指令也就是执行一段由多条微指令组成的微程序,计算机组成原理 Slide 111,微指令基本格式,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,21,22,23,24,25,26,27,28,29,30,LDLA,LDR,1,LDPC,BUS,IR(A),WE,P,2,下,址,L,R,0,LDLB,LDR,0,PC,1,LDIR,RD,LDAR,LDDR,P,1,控制字段,顺序控制,L,R,1,L,R,2,bus,L,L,bus,bus,BUS,BUS,bus,BUS,ALU,BUS,P

41、C,BUS,DR,DR,(D),BUS,计算机组成原理 Slide 112,微程序控制概念,将指令系统功能实现所需的控制信号以微指令为单位存储。微指令中的每一位对应一根控制信号线每条指令对应一段微程序微程序由若干条微指令构成机器执行指令时逐条取出微指令执行，使得相应部件执行规定的操作，执行完微程序，也就给出了该指令所需要的全部控制信号，从而完成一条指令的执行。,计算机组成原理 Slide 113,微指令与微程序,ALU,运算器结构,PSW,左路开关选择,右路开关选择,数据总线DBUS,移位器,操作数X,操作数Y,ALU,简单运算器数据通路图,Cy,操作数X,操作数Y,左路开关选择,R1,R2,

42、R3,DR,1,2,3,4,6,8,-,M,+,微命令,1：LDR1 2：LDR23：LDR34：R1X5：R1Y6：R2X7：R2Y8：DRX9：R3Y,ALU,Cy,操作数X,操作数Y,R1,R2,R3,DR,-,M,+,微命令,10：+11：-12：M13：RD14：LDDR15：LDIR16：LDAR17：PC+1,ALU,Cy,操作数X,操作数Y,R1,R2,R3,DR,-,M,+,计算机组成原理 Slide 118,所有的微命令,1：LDR1 2：LDR23：LDR34：R1X5：R1Y6：R2X7：R2Y8：DRX9：R3Y,10：+11：-12：M13：RD14：LDDR15：

43、LDIR16：LDAR17：PC+1,计算机组成原理 Slide 119,微指令格式,.,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,操作控制,顺序控制,LDR1,LDR2,LDR3,R1X,R1Y,R2X,R2Y,DRX,R3Y,+,M,-,RD,LDDR,LDIR,LDAR,PC+1,P1,P2,直接地址,计算机组成原理 Slide 120,微指令格式,操作控制字段操作控制字段直接给出多种微操作的控制信号顺序控制字段用于控制微程序的执行顺序包括判断逻辑字段(P)和直接地址字段直接地址字段存放下一条微指令的地址判断逻辑非零，则按约定好的规则，根据状态修

44、正直接地址字段，从而得到下一条微指令的地址,计算机组成原理 Slide 121,微指令基本格式,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,21,22,23,24,25,26,27,28,29,30,LDLA,LDR,1,LDPC,BUS,IR(A),WE,P,2,下,址,L,R,0,LDLB,LDR,0,PC,1,LDIR,RD,LDAR,LDDR,P,1,控制字段,顺序控制,L,R,1,L,R,2,bus,L,L,bus,bus,BUS,BUS,bus,BUS,ALU,BUS,PC,BUS,DR,DR,(D),BUS,计算机组成原理

45、 Slide 122,控制字段,测试字段,下址字段,微指令周期,执行一条微指令和取出下一条微指令所用的时间，称为微周期。,计算机组成原理 Slide 123,计算机组成原理 Slide 124,微程序控制器组成原理框图,控制存储器,地址译码,微地址寄存器,OP,地址转移逻辑,微命令信号,微命令寄存器,指令寄存器IR,状态条件,AR,IR,计算机组成原理 Slide 125,微程序控制器的框图说明,控制储存器CM 存放实现机器指令系统功能的微程序，由高速ROM构成。*CM的字长就是微指令字长；CM是控制器的一部分,位于CPU中；高速可靠,读出周期短。微指令寄存器MIR 寄存现行微指令。地址转移逻

46、辑 按要求修改形成下一条微指令的地址。微地址寄存器AR 寄存访问CM的微指令地址。,计算机组成原理 Slide 126,取指令微程序,取指令取指令的微指令(简称取指微指令)地址送AR，并自动启动控制存储器进行读操作，将读出的微指令送IR，执行微指令,读取指令到IR,计算机组成原理 Slide 127,执行指令微程序,执行指令：根据IR中指令的功能，产生该指令微程序入口地址，微程序入口地址送入AR，读CS，读出的微指令送IR、(下址字段送AR)，控制字段的微命令控制完成一组微操作同时由微地址产生逻辑或微指令下址字段形成下条微指令地址，按取微指令，执行微指令过程重复执行完微程序实现指令的功能,计算

47、机组成原理 Slide 128,执行指令微程序,采用微程序控制的计算机的工作过程是执行微指令序列的过程。微指令控制了取指令操作，多条微指令实现了指令的功能。而微指令中的微命令使执行部件完成微操作，计算机的工作过程是执行程序的过程，微观看，是执行指令的过程，再微观一点看，是执行部件进行微操作的过程,计算机组成原理 Slide 129,微程序存放示意图,下址字段,地址,1000,XXXX,0111,XXXX,0110,XXXX,0101,XXXX,0100,XXXX,0011,XXXX,0010,XXXX,0001,XXXX,0000,操作控制字段,HALT,64,STA(R1)，R0,63,JO

48、 75,62,ADD R0，(81),61,LAD R0，(80),60,控制存储器CS,取指微指令,加法微程序,取数微程序,存数微程序,转移微程序,0000,0000,0110,0000,0000,0011,0010,主存储,计算机组成原理 Slide 130,十进制加法（例）,BCD码完成十进制加法作加法时必须校验:两数之和大于9，需加6调整；8+614 8+210两数之和小于9，结果正确；3+69 5+278+6+6=20 高位进位8+2+6 1615 高位进位3+6+615 15 不产生进位5+2+613 15 不产生进位,PCARRAMDBUSDRIR PC+1,P1,R1+R2R2

49、,R2+R3R2,R2-R3R2,P2,Cy=1,Cy=0,R3=6,计算机组成原理 Slide 132,第一条微指令,PCARABUSDBUSDRIRPC+1LDAR RD LDDR LDIR PC+1,0,0,0,0,0,0,0,0,0,0,0,0,1,1,1,1,1,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,RD,LDDR,LDIR,LDAR,PC+1,P1,直接地址,计算机组成原理 Slide 133,第二条微指令,R1X R2Y X+Y X+YR2R1X R2Y+LDR2,0,1,0,1,0,0,1,0,0,1,0,0,0,0,0,0,0,1

50、,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,LDR2,R1X,+,直接地址,R2Y,计算机组成原理 Slide 134,0,1,0,0,0,1,0,0,1,1,0,0,0,0,0,0,0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,LDR2,R2X,R3Y,+,P2,直接地址,R2X R3Y X+Y X+YR2R2X R3Y+LDR2,第三条微指令,计算机组成原理 Slide 135,0,1,0,0,0,1,0,0,1,0,0,1,0,0,0,0,0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,