第九章可测性设计ppt课件.ppt
《第九章可测性设计ppt课件.ppt》由会员分享,可在线阅读,更多相关《第九章可测性设计ppt课件.ppt(31页珍藏版)》请在三一办公上搜索。
1、第九章 可测性设计,概述,为了提高电子系统整机运行的可靠性,降低设计成本,测试是必不可少的。一套电子系统的高可靠性是基于构成该系统的各个基本单元的高可靠性,然而随着系统使用的ASIC 电路规模的增大、复杂程度的提高,芯片的引脚相对门数减少,使得电路的可控性和可观测性系数降低,电路测试变得十分复杂和困难,测试生成的费用也呈指数增长,单凭改进和研究测试生成方法已无法满足对测试的要求。解决IC 测试问题的根本方法是在作系统设计时就充分考虑到测试的要求,即在设计阶段就开始考虑如何对电路进行测试,并将一些实用的可测性技术引入到芯片设计中,以降低测试生成的复杂性,也就是进行可测性设计。,DFT的基本概念,
2、测试是通过控制和观察电路中的信号,以确定电路是否正常工作的过程,因此,电路的可测试性涉及可控制性和可观察性两个最基本的概念。可测性设计(Design For Testability)技术就是试图增加电路中信号的可控制性和可观察性,以便及时、经济地产生一个成功的测试程序。在可测试设计技术发展的早期,大多采用特定(Ad Hoc)方法。Ad Hoc 技术可用于特殊的电路和单元设计,对具体电路进行特定的测试设计十分有效,但它不能解决成品电路的测试生成问题。因此,从70 年代中后期起,人们开始采用结构化的测试设计方法,即研究如何设计容易测试的电路,进而又考虑在芯片内部设计起测试作用的结构。如果电路不仅具
3、有正确的功能,而且有比较高的可测试程度,这样的设计就实现了可测性。这种方法的另外一个优点是能与EDA工具结合,以进行自动设计。,Ad Hoc 技术,Ad Hoc 技术是针对一个已成型的电路设计中的测试问题而提出的。该技术有分块、增加测试点、利用总线结构等几种主要方法。分块法的提出是基于测试生成和故障模拟的复杂程度正比于电路逻辑门数的三次方,因此,如果将电路分成若干可分别独立进行测试生成和测试的子块,可以大大缩短测试生成和测试时间,从而降低测试费用。这种方法采用的技术有机械式分割、跳线和选通门等。引入测试点的基本方法是将电路内部难于测试的节点引出,作为测试节点,在测试时由原始输入端直接控制并由原
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 第九 章可测性 设计 ppt 课件

链接地址:https://www.31ppt.com/p-2105965.html