课程设计 数字电子钟.docx

《课程设计 数字电子钟.docx》由会员分享，可在线阅读，更多相关《课程设计 数字电子钟.docx（24页珍藏版）》请在三一办公上搜索。

1、华 南 农 业 大 学电子线路综合设计数字电子钟设计2010年6月摘 要在生活中的各种场合经常要用到电子钟，现代电子技术的飞跃发展，各类智能化产品相应而出，数字电路具有电路简单、可靠性高、成本低等优点，本设计就以数字电路为核心设计智能电子钟。数字钟是采用数字电路实现对时,分,秒数字显示的计时装置,广泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运运超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。因此，研究数字钟及扩大其应用，有着非常现实的意义。本

2、设计电路由计时电路、动态显示电路、控制电路、显示电路等部分组成，在数码管上显示24小时计时的时刻，具有清零、保持、校时、报时的功能，并在此基础上增加了星期显示的功能。 数字钟计时的标准信号应该是频率相当稳定的1HZ秒脉冲，所以要设置标准时间源。数字钟计时周期是24小时，因此必须设置24小时计数器，应由模为60的秒计数器和分计数器及模为24的时计数器组成，秒、分、时由七段数码管显示。为使数字钟走时与标准时间一致，校时电路是必不可少的。设计中采用开关控制校时直接用秒脉冲先后对“时”，“分”计数器进行校时操作。能进行整点报时，在从59分50秒开始，每隔2秒钟发出一次“嘟”的信号，连续五次，此信号结束

3、即达到正点。关键字 振荡器 分频器 译码器 计数器 校时电路 报时电路 目 录1 前言42 设计任务42.1 课程性质及目的42.2 设计要求及指标53 数字电子钟的组成和基本工作原理53.1 振荡器63.2 分频器73.3 计数器73.4 译码显示电路73.5 校时电路73.6 报时电路74 设计步骤与方法74.1 振荡电路74.2 分频器电路84.3 计时器电路94.4 译码显示电路104.5 校时电路124.6 整点报时电路135 组装和焊电路板146 调试146.1 调试原则及顺序146.2 调试过程中出现的问题和解决方法157 结论 158 收获和体会16致谢17参考文献18英文摘要

4、19附录201 前言中国是世界上最早发明计时仪器的国家。有史料记载，汉武帝太初年间（纪元前104-101年）由落下闳创造了我国最早的表示天体运行的仪器浑天仪。东汉时期张衡创造了水运浑天仪，为世界上最早的以水位动力的观测天象的机械计时器，是世界机械天文钟的先驱。由此可见，我们的古人在很早以前就已经在计时方面取得了一系列的成就，随着人类科技的一步一步发展，我们使用的计时工具日益先进。20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快，数字中已成为

5、人们日常生活中的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来了极大的方便。由于数字集成电子技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点，因此在许多电子产品设备中被广泛应用。电子钟是人们日程生活中常用的计时工具，而数字式电子钟又有体积小、重量轻、走时准确、结构简单、耗电量少等优点而在生活中被广泛应用，因此本次设计就用数字集成电路和一些简单的逻辑们电路来设计一个数字式电子钟，使其完成的现实功能。本次设计以数字电子为主，分别对1S时钟信号、秒计时显示、小时计时显示、整点报时及校

6、时电路进行设计，然后将它们组合，来完成时、分、秒的显示并且有整点报时和走时校准的功能。并通过本次设计加深对数字电子技术的理解以及更熟练的使用计时器、触发器和各种逻辑门电路的能力。电路主要使用集成计时器和译码集成电路，电路使用5号电池供电，很适合日常生活使用。希望通过这次的课程设计，我们能很好地锻炼我们搜索资料的能力，加深我们对所学的专业知识的理解，同时能很好地培养我们的团队合作精神。2 设计任务 设计制作一个数字电子钟。2.1课程性质及目的 数字逻辑课程设计数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了

7、广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计与制作数字钟就是为了了解数字钟的原理，从而学会制作数字钟，由数字钟的制作过程进一步了解各种中小规模集成电路的引脚的安排和各芯片的逻辑功能及使用方法，再通过使用Proteus仿真技术，实际运用能力，独立完整地设计具有一定功能的电子电路。2.2 设计要求及指标(1)时间计数电路采用24进制，从00开始到23后再回到00；(2)各用2位数码管显示时、分、秒；(3)具有手动校时、校分功能，可以分别对时、分进行单独校正；(4)计时过程具有报时功能，当时间到达整点前10秒开始，蜂鸣器响1秒停1秒地响5次。

8、设计相关提示：(1)为了保证计时的稳定及准确，须由晶体振荡器提供时间基准信号；(2)数字钟由振荡器、计数器、译码器和显示器电路所组成；(3)振荡器产生的时钟信号经过分频器形成1秒信号，秒信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。3 数字电子钟的组成和基本工作原理数字电子钟实际上是一个对标准频率进行计数的计数电路。它的计时周期是24小希望通过这次的课程设计，我们能很好地锻炼我们搜索资料的能力，加深我们对所学的专业知识的理解，同时能很好地培养我们的团队合作精神。时，由于计数器的起始时间不可能与标准时间（如北京时间）一致所以采用校准功能和报时功能。数字钟电路主要由译

9、码显示器、校准电路、报时电路、时计数、分计数、秒计数器，振荡电路和单次脉冲产生电路组成。其中电路系统由秒信号发生器、“时”、“分”、“秒”计数器、译码器及显示器、校准电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现，将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个时脉冲信号，该信号将被送到时计数器。时计数器采用24进制计时器，可实现对一天24小时的计时。译码显示电路将“时”、“分”、

10、“秒”计数器的输出状态通过显示驱动电路，七段显示译码器译码，在经过六位LED七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。校准电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。译码驱动译码驱动时十位计数分频器电路分频器电路振荡器电路译码驱动译码驱动译码驱动译码驱动时个位计数分十位计数分十位计数秒十位计数秒十位计数校时电路校分电路图1 数字钟组成框图3.1 振荡器振荡器是数字钟的核心,其的作用是产生一个频率标准时间频率信号,然后再由分频器分秒脉冲,因此,振荡器频率的精度与稳定度基本决定了数字电子钟的质量。振荡器的稳定度及频率的精确

11、度决定了数字钟计时的准确程度，本设计选用晶体振荡器电路。一般来说，振荡器的频率越高，计时精度越高。采用石英晶体振荡器经过分频得到这一个频率稳定准确的32768Hz的方波信号，保证数字钟的走时准确及稳定。3.2 分频器分频器电路将32768z的高频方波信号经CD4060后16384（214）次分频后得到2Hz的方波信号，然后信号再经过74LS74分频产生1HZ信号供秒计数器进行计数，为此电路输送一秒脉冲。分频器实际上也就是计数器。3.3 计数器时间计数电路由“秒”个位和“秒”十位计数器、“分”个位和“分”十位计数器及“时”个位和“时”十位计数器电路构成，其中“秒”个位和“秒”十位计数器、“分”个

12、位和“分”十位计数器为60进制计数器，通常用2个十进位计数器的集成片组成,其中“秒”个位是十进制，“秒”十位为六进制。可采用反馈归零变“秒”十位为六进制,实现秒的六十进制。“分”计数器原理也一样。“时”计数器直接采用反馈清零法来实现24进制。3.4 译码显示电路 是将数字钟的计时状态直观清晰地反映出来，被人们的视觉器官所接受。显示器件选用LED七段数码管。在译码显示电路输出信号的驱动下，显示出清晰、直观的数字符号.并且为保证数码管正常工作提供足够的工作电流。3.5 校时电路实际的数字钟电路由于秒信号的精确性和稳定性不可能做到完全(绝对)准确无误，加之电路中其它原因，数字钟总会产生走时误差的现象

13、。因此，电路中就应该有校准时间功能的电路。由于开关的灵敏性非常高，造成在校时时很不稳定，一般在校时电路中加入防抖动电路，这样才能真正地进行人工校时。3.6 报时电路当数字钟显示整点时，应能报时。要求当数字钟的“分”和“秒”计数器计到59分50秒时，驱动蜂鸣器，蜂鸣器响一秒停一秒的响5次。4 设计步骤与方法4.1 振荡电路晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。如图2所示电路通过非门构成的输出为方波的数字式晶体振荡电路，这个电路中，输出反馈电阻R1为电路提供偏置，使电路工作于放大区域，电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度

14、相移，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。晶体X1的频率选为32768Hz。其中C1的值取22 pF，C2为22pF。C1作为校正电容可以对温度进行补偿，以提高频率准确度和稳定度。由于电路的输入阻抗极高，因此反馈电阻R1可选为10M。较高的反馈电阻有利于提高振荡频率的稳定性。 图2 晶体振荡器4.2 分频器电路由数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。例如，将32767Hz的振荡信号分频为1Hz的分频倍数为32767（2），即实

15、现该分频功能的计数器相当于15极2进制计数器。本实验中采用CD4060和74LS74来构成分频电路。CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。CD4060计数为最高为14级2进制计数器，首先由U1(CD4060)的Q14(第3脚)产生2Hz的振荡信号,然后经过74LS74输出一个的分脉冲,作为秒钟计数器的秒钟信号 (因为2Hz的信号经1位二进制计数器分频后为1Hz)。如图3所示。图3 分频器4.3 计数器秒脉冲信号经过级计数器，分别得到“秒”个位、十位，“分”个位、十位以及“时”个位、十位的计时。“秒”、“分”计数器为60秒为1分

16、、60分为1小时、24小时为1天的计数周期，分别组成两个六十进制（秒、分）、一个二十四进制（时）的计数器。将这些计数器适当地连接，就可以构成秒、分、时的计数，实现计时的功能进制计数器。它们都可以用两个“二- 十进制”计数器来实现。60进制采用反馈清零法构成的六十进制和二十四进制加法计数器电路分别见图4(a)和图4 (b)所示4.3.1 计数器六十进制的接法图4(a)个位为十进制.故BI=1,LT=1，EL=0,计数到9以后自动清零,向高位进位信号采用QdQcQbQa=1001,将Qc,Qb送入与非门, 与非门的输出可以做进位信号。因为:当Qc,Qb不同时为1,Y为1当Qc,Qb同时为1时,Y为

17、0,同时计数器到9后自动清零,这时Y又变为1,即出现了一个上升沿。十位接成六进制,利用QdQcQbQa=0110的信号清零,同时结合高位进位。 74LS90 R0（1） R0（2） IC2 74LS90IC1&1QD1QA2QB2QC2CP2CP11秒74LS0074LS04至分(时)计数器的CP端图4(a) 60进位计时器4.3.2二十四进制计数器的接法 个位为进制计数器,当计数器计数到24时,即十位为0010,个位为0100时,同时清零,达到了二十四进制计数器的目的,即高位的Qb,底位的Qc送入与非门做清零信号,如图4(b) 二十四进制计数器。 74LS90 R0(1) R0(2) IC6

18、 74LS90R0(1) R0(2) IC5QD5QB6CP1CP5时(来自分输出的进位信号)QC5图4（b） 24进位计时器在这两个电路中，计数器的控制脉冲由CP端输入，1EN接高电平，当“计数器的状态由1001向0000转换时，1Qd(2EN)正好是一个下降沿，高位的计数器开始计数。在图4 (a)中，将2Qc和2Qb相与后接至CR端，构成了六十进制计数器，在图4(b)中，将2Qb和1Qc相与后接至CR端构成了二十四进制计数器。4.4 译码显示电路数码管是数码显示器的俗称。常用的数码显示器有半导体数码管，荧光数码管，辉光数码管和液晶显示器等。译码和数码显示电路是将数字钟和计时状态直观清晰地反

19、映出来，被人们的视觉器官所接受。显示器件选用LED七段数码管。在译码显示电路输出的驱动下，显示出清晰、直观的数字符号。本设计所选用的是半导体数码管，是用发光二极管（简称LED）组成的字形来显示数字，七个条形发光二极管排列成七段组合字形，便构成了半导体数码管。半导体数码管有共阳极和共阴极两种类型。共阳极数码管的七个发光二极管的阳极接在一起，而七个阴极则是独立的。共阴极数码管与共阳极数码管相反，七个发光二极管的阴极接在一起，而阳极是独立的。 当共阳极数码管的某一阴极接低电平时，相应的二极管发光，可根据字形使某几段二极管发光，所以共阳极数码管需要输出低电平有效的译码器去驱动。共阴极数码管则需输出高电

20、平有效的译码器去驱动。当数字钟的计数器在CP脉冲韵作用下，按60秒为1分、60分为1小时，24小时为1天的计数规律计数时，就应将其状态显示成清晰的数字符号。这就需要将计数器的状态进行译码并将其显示出来。我们选用的计数器全部是二-十进制集成片，“秒”、“分”、“时”的个位和十位的状态分别由集成片中的四个触发器的输出状态来反映的。每组(四个)输出的计数状态都按 BCD代码以高低电平来表现。因此,译码显示电路选用驱动器CD4511。七段显示数码管的外部引线排列见图5（a)、(b)。现以60进制“秒”计时电路为例，将计数器、译码显示器和显示数码管连在一起，其电路示意图见图6 图5(a) 译码器外引线排

21、列 图5(b) 二极管示意图图6 译码器与数码管的连接图4.5 校时电路实际的数字钟表电路由于秒信号的精确性不可能做到完全（绝对）准确无误，加之电路中其它原因，数字钟总会产生走时误差的现象。因此，电路中就应该有校准时间功能的电路。使用一个常闭开关，当按下时产生一个脉冲，以此来实现校时。由于是机械式开关，按下时会发生抖动产生连续脉冲，为保证按下开关一下只送出一个脉冲，必须加入去抖电路如图7。图7 去抖电路4.6 整点报时电路数字钟整点报时是最基本的功能之一。现在设计的电路要求在离电路应在整点前10秒钟内开始整点报时，即当时间在59分51秒到59分59秒期间时，报时电路报时控制信号每隔1秒钟鸣叫一

22、次，每次持续时间为1秒，共响5次。如图8。74LS30中8个输入端分别接Qa(3),Qc(3),Qa(2),Qd(2),Qa(1),Qc(1),Qb(0),O3.图8 报时器电路最后按照图1 的数字钟组成框图，把各个功能部件正确连接，如图9.图9 数字钟逻辑电路图5 组装和焊电路板在实验板上组装电子时钟时,应严格按图连接引脚,注意走线整齐,布局合理,飞线不能太长，不美观也容易产生混乱。器件的悬空端,清零端要正确处理。插拔集成芯片时要用力均匀,避免芯片管脚在插拔过程中变弯,折断。6调试6.1 调试原则及顺序6.1.1 接通电源逐步调试如果出现错误,可先检查各芯片的电源线是否接上,并保证有正常的工

23、作电压。按图6电路在数字电路实验箱上连线。它是由十进制加法计数器、驱动器CD4511和LED七段数码管组成。观察在CP作用下数码管的显示情况。需要注意的是，CD4511正常工作时，BI、LT为高电平，EL应为低电平。按图4电路在实验箱上连线。按图4(a)电路连线，输出可接发光二极管。观察在CP作用下(CP为1Hz可直接由实验箱连续脉冲输出端提供)输出端发光二极管的状态变化情况，验证是否为六十进制计数器。按图4(b)电路连线验证该电路是否为二十四进制计数器。其次安装的是晶体振荡电路。按图2电路连线，输出接发光二极管，观察发光二极管的显示情况。6.1.2 按顺序对电路接线和调试在数字电路实验箱上对

24、校时电路连线。将电路输出(门5)接发光二极管。拨动开关，观察在CP(1Hz)作用下，输出端发光二极管的显示情况。根据开关的不同状态，输出端输出频率之比约为1：60，“开关可以取自实验箱上的逻辑电平开关。对整点报时电路的安装因为报时电路发出声响的时间是59分51秒至59分60秒之间，59分的状态是不变的。测试时，lHz的CP信号可由实验箱上获得，观察计数器在CP信号的作用下，蜂鸣器发出声响的情况。将时间调整到59分50秒,观察报时电路能否准确报时。如果不正常,则需检查相应的CD4511芯片。62 调试过程中出现的问题及解决方法。1. 第一次调试：问题：无法计数，分钟的个位显示不正常。检查分析原因

25、：分钟个位数码管其中两根接线接错，晶体振荡器没接电源。解决方法：数码管两根接线重新正确焊接，晶体振荡器接上电源。结果：问题解决。2第二次调试：问题：按下校时开关有抖动现象，59分后没有报时。检查分析原因：开关质量有问题，报时电路中的芯片接线不完整，电源没接上。解决方法：更换新的开关，为报时电路的芯片焊好接线，接上电源。结果：问题解决。3.第三次调试：除了由于没接上负载电阻使数码管太亮外，其他功能正常。老师验收及格。7 结论 最后完成的作品经过调试算是比较令人满意的，唯一的不足的是数码管没有接上分压电阻，使二极管上电压过大，发光发热比较大，寿命短，不耐用。还有考虑到电路的复杂，没有设计出扩展功能

26、。8 收获与体会在确立设计任务中，组员出现过分歧，一种是坚持做数字钟的，一种是要求做交通灯的。最后通过沟通和协商确立了设计任务，分配好每个组员的工作，支持和信赖是我们克服每一个困难的动力。在设计的过程中，我们为了实现某种功能而去挑选芯片，而到实际使用这些芯片的时候，我们对这些芯片的功能以及它如何实现功能原理有了更多的认识。虽然这只是一次简单的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应注意的问题。设计本身并不是有很重要的意义，而是我们对待问题时的态度和处理事情的能力。这种能力很好的体现在仿真的过程中。我们设计图中的某些元器件的表示方法跟仿真软件的是不同，这就要我们耐心的

27、去比较，认识，知道它到底表示的是我们常用的哪一个元件。甚至，有些元器件是仿真软件中没有的，例如双位7段数码管，我们只有大胆的使用单位数码管来替代进行仿真。仿真过程中，我们发现晶体振荡器不工作，但实际电路中它是可以工作的，这迫使我们使用函数发生器进行替代，我们不能因为一个软件上的问题而止步不前。这会使人疑问，仿真的电路与实际电路有这么多的替代，仿真的结果能信任吗? 这时候只能凭借自己学到的知识去判断了，勇敢的相信自己的判断，不然畏首畏尾反而没有作为。最后的实验结果，证明了当初我们正确的判断。整个过程中，我们感觉焊接电路是最考技术和毅力的。有好的设计图如果焊接不好的话只是一张废纸，一块废板。我们把

28、这个重任交给了女生，因为相信女生比较细心和有毅力。调试过程中，因为焊接得好，所以问题不多，即使有问题，也迅速发现问题所在并加以纠正。总的来说，我们在这次课程设计中加强了理论知识的学习和提高了动手能力和思考能力以及分析问题，解决问题的能力。致 谢在做课程设计的过程中，从确立设计方向到资料收集，电路设计，仿真，焊接线路，调试到最后验收，每一步的工作量和重要性都是不可忽略的，就像数字钟每个焊点每根接线都要做好一样。大量的繁琐的工作很容易使人疲倦和暴躁，组员之间需要足够的交流和体谅才能向前迈进。幸运的是，我们做到了，遇到问题一起解决，遇到挫折不会相互埋怨，最后才能过五关斩六将赢得胜利。感谢各位组员的通

29、力合作和充分信赖，忠心感谢许老师在实验过程中给我们的谆谆教导；忠心感谢学校给我提供这次课程设计的机会。参 考 文 献（1）康华光.2005.电子技术基础.武汉:高等教育出版社.246-302 （2）杨庆.2008. 基于Multisim 8的数字钟的设计与仿真.山西电子技术，第二期33-34The Design of Digital ClockLiang Aidi Liang Jiaan Lu Hongju（College of Engineering，South China Agricultural University Guangzhou 510642,China）Abstract: In

30、 the life of the various occasions often used electric clock, the rapid development of modern electronic technology, products of intelligent digital circuit, and the corresponding with the simple circuit, high reliability and low cost advantages, the design of digital circuit design as the core in i

31、ntelligent electric clock.A digital clock is adopted, the realization of digital circuit, second readier digital display timer, widely used in individual family, station, wharf and public places such as office, as people daily life necessities, due to the development of digital IC quartz crystal osc

32、illator and extensive application of the digital clock, the precision, clocks, watches over old shipped to the digital production and life bring great convenience, and greatly expanded the clock chime of the original function. Therefore, the digital clock and expand their application, has very reali

33、stic significance. This circuit design by timing circuit, dynamic display circuit, control circuit and display circuit components in the digital display tube, 24 hours timer, has cleared, maintain, school, working function, and based on this week showed increased the function.Digital clock frequency

34、 signal should be standard is stable, so 1HZ seconds to set standards pulse time source. Digital clock cycle is 24 hours, and therefore must be set by the counter, 24 hours for 60 seconds, mold and die counter and counter for 24 when the counter composition, second, points, seven period by digital t

35、ube display. For digital clock with standard time, when the school when the circuit is indispensable. Design switch control when the school directly with second pulse successively in time, and points counter for school when operating. Viewers can chime in 50 seconds from 59, every 2 seconds to send

36、a signal of du, continuously five times, the signal is punctual to end.Key words：digital clock timing give the correct time附录1表1 元器件清单元件名称 数量 万能板 1双位共阴极7段数码管 3 CD4511集成块 6CD4060集成块 1 74LS00集成块 174LS04集成块 274LS30集成块 174LS32集成块 274LS74集成块 174LS90集成块 6IC插座 若干电阻（100K） 4电阻（10M） 1可调电容 两个晶振32768HZ 1蜂鸣器 1按钮开关 2连接导线 若干 附录2 元件管脚图 图10 4060管脚图 图11 CD4511管脚图 图12 74LS00管脚图 图13 74LS74管脚图 图13 74LS04引脚图 图14 74LS90引脚图 图15 74LS30 引脚图 图16 74LS32引脚图24