DSP存储器及扩展接口详解ppt课件.ppt

《DSP存储器及扩展接口详解ppt课件.ppt》由会员分享，可在线阅读，更多相关《DSP存储器及扩展接口详解ppt课件.ppt（36页珍藏版）》请在三一办公上搜索。

1、1,1、系统时钟 1）DSP时钟：30MHz，5倍频；2）高/低速外设时钟设置与使能,第二讲 内容回顾,2、看门狗模块 1）使能/屏蔽看门狗；2）复位看门狗（0 x55+0 xAA）,4、通用I/O 1）高达56个，与外设复用；2）可配置为输入或输出,3、CPU通用定时器 1）3216位计数器；2）递减计数，产生周期性中断,5、PIE中断 1）128个中断源（INT1INT12，INTx.1INTx.8）2）中断向量表用来存在中断服务程序的地址,2,DSP原理及其应用技术,3.1 概述3.2 片内存储器3.3 外部扩展接口3.4 与外部存储器的接口,第三讲 存储器及外部扩展接口,3,3.1 存

2、储器概述,程序存储器：ROM/PROM EPROM FLASH EEPROM DiskOnChip,数据存储器：SRAM DRAM EEPROM Dual Port RAM,PC104兼容的Flash Disk模块,4,F281X的存储器,F2812提供了外部并行总线扩展接口，可提供1M字(三个外部扩展空间：两个512K，一个16K)的寻址空间，有利于开发较复杂的系统，如扩展FLASH、RAM、ADC、DAC、RTC、LCD、USB、LAN等。,F281采用增强的哈佛总线结构，能够并行访问程序和数据存储空间，如可以并行实现程序读、数据读、数据写这三个操作。,片内集成了大量的SRAM、ROM、F

3、LASH等存储器，采用统一编址方式，方便程序开发。,CPU及内部总线,程序读,程序/数据空间的写操作共用数据总线DWDB，两个操作不能同时进行；,从程序空间读(PAB、PRDB)从数据空间读(DRAB、DRDB)向数据空间写(DWAB、DWDB)这3个操作可以同时进行。,数据写,数据读,CPU,6,Functional Overview,片内存储器,扩展接口,0,7,Memory Map,0,/XZCS0AND1,/XZCS2,/XZCS6AND7,8,3.2 片内存储器与寄存器,FLASH具有如下特点：FLASH分成5/10个扇区，每个扇区可以单独擦除与编程；代码可安全保护（128位秘匙）；

4、,片内存储器均采用32位数据总线；F2812采用32位格式访问存储器或外设时，分配的必须是偶地址。绝大部分指令是采用32位格式从程序存储空间读取的。各个数据存储器块M0(1k)、M1(1k)、L0(4k)、L1(4k)、H0(8k)均可以映射到程序和数据空间。,可根据CPU频率调整等待状态；具有低功耗模式；流水线模式能够提高代码执行效率。,9,F281X 的Flash地址表,F2810,F2812,F2811,128kW,64kW,10,F2812的配置寄存器,1/0使能/关闭FLASH流水线模式,D11.8-按页读取方式下的等待状态（015）D3.0-随机读取方式下的等待状态（115）,11

5、,Flash初始化,/下面的函数初始化Flash控制寄存器，DSP时钟频率150MHzvoid InitFlash(void)EALLOW;FlashRegs.FOPT.bit.ENPIPE=1;/使能Flash流水线模式以提高代码执行效率 FlashRegs.FBANKWAIT.bit.RANDWAIT=5;/设置随机访问的等待状态数目 FlashRegs.FBANKWAIT.bit.PAGEWAIT=5;/设置按页访问的等待状态数目 EDIS;asm(“RPT#7|NOP”);/软件延迟，等待流水线刷新,提示：初始化Flash寄存器的代码必须从RAM中运行，从Flash中执行将导致不可预测

6、的结果。,12,外设寄存器空间,F281X和C281X器件包含三个外设寄存器空间。这些空间分为以下三组：,1)Peripheral Frame0:直接映射到CPU的存储器总线，支持16位和32位数据访问。,2)Peripheral Frame1:映射到32位的外设总线，必须采用32位读写方式（限对偶地址访问）。,3)Peripheral Frame2:映射到16位的外设总线，仅支持16为访问。,13,外设寄存器帧0,16/32,/*Peripheral Frame 0:*/DEV_EMU:origin=0 x000880,length=0 x000180 XINTF:origin=0 x000

7、B20,length=0 x000020 PIE_CTRL:origin=0 x000CE0,length=0 x000020 PIE_VECT:origin=0 x000D00,length=0 x000100 FLASH_REGS:origin=0 x000A80,length=0 x000060 CSM:origin=0 x000AE0,length=0 x000010 CPU_TIMER0:origin=0 x000C00,length=0 x000008 CPU_TIMER1:origin=0 x000C08,length=0 x000008 CPU_TIMER2:origin=0

8、x000C10,length=0 x000008,F2812.cmd,14,外设寄存器帧1,32,/*Peripheral Frame 1:*/ECAN_A:origin=0 x006000,length=0 x000100 ECAN_AMBOX:origin=0 x006100,length=0 x000100,F2812.cmd,15,外设寄存器帧2,16,/*Peripheral Frame 2:*/SYSTEM:origin=0 x007010,length=0 x000020 XINTRUPT:origin=0 x007070,length=0 x000010 GPIOMUX:ori

9、gin=0 x0070C0,length=0 x000020 GPIODAT:origin=0 x0070E0,length=0 x000020 EV_A:origin=0 x007400,length=0 x000040 EV_B:origin=0 x007500,length=0 x000040 MCBSP_A:origin=0 x007800,length=0 x000040 SCI_A:origin=0 x007050,length=0 x000010 SCI_B:origin=0 x007750,length=0 x000010 SPI_A:origin=0 x007040,leng

10、th=0 x000010 ADC:origin=0 x007100,length=0 x000020,F2812.cmd,16,存储器和寄存器的等待状态,提示：Flash和XINTF的等待状态与DSP时钟频率有关。,17,外设寄存器的进一步说明,C28系列DSP中有些寄存器的内容是受保护的，其目的是为了避免用户程序错误地改变这些寄存器的值。当受保护后，允许CPU对该寄存器进行读操作，但任何写操作均被忽略。,如果寄存器是EALLOW保护的，在对该寄存器进行写操作前必须首先执行EALLOW指令使能；而完成后执行EDIS指令则可以禁止写操作。,18,3.3 外部扩展接口,F2812的外部接口（XIN

11、TF）采用非复用的扩展总线，与C240的外部接口相似；,F2812的XINTF映射到5个独立的存储空间。当访问相应的存储空间时，就会产生一个片选信号。每个空间都可以独立地设置访问建立、有效和跟踪时间，同时还可以通过XREADY信号来与外设的访问速度和时序匹配。,8031单片机的外部总线？,19,外部接口框图,16位,19位,XZCS7取决于MP/MP的状态,XINTF,20,外部接口的时钟配置,XINTF模块有两个时钟信号，下图给出了CPU时钟与XINTF时钟间的关系；所有外部扩展接口的建立、激活和跟踪时间均以时钟XTIMCLK为基准；所有外部接口的访问周期均在XCLKOUT的上升沿开始有效。

12、,21,对XINTF空间的访问,任何对XINTF空间的读/写时序都可以分为三个阶段：,持续的XTIMCLK周期数（tcXTIMCLK的周期；WSXREADY引入的等待周期数）,6,6,6,6,15,15,缺省值WS=0,建立阶段：所访问空间的片选信号为低电平，产生有效的地址在AB上；,跟踪阶段：读/写信号变为高后，保持片选信号为低电平的一段时间;,有效阶段：读操作(/XRD=0)数据锁存到DSP；写(/XWE0)操作数据至DB；,缺省情况下，建立、有效、跟踪周期设置为最大值，见下表。,22,访问周期的计算（不使用XREADY信号）,13,03,07,03,06,06,012,13,26,26,

13、412,18,115,116,130,2SYSCLKOUT访问周期 54SYSCLKOUT,23,XTIMCLK和XCLKOUT的波形,Lead2，Active2，Trail2,XTIMCLK=SYSCLKOUT,7,7,24,XTIMCLK和XCLKOUT的波形,Lead2，Active2，Trail2,XTIMCLK=SYSCLKOUT/2,14,14,25,XREADY信号,XREADY信号?,DSP通过检测XREADY信号，可以延长DSP访问外设的有效阶段；,在对XREADY信号采样时刻，如果信号为低电平，则有效阶段将延长一个XTIMCLK周期，然后在下一个XTIMCLK的上升沿继续采

14、样，直到检测到XREADY为高电平，完成正常的读/写周期；,器件上所有外设空间共用一个XREADY信号，低电平有效；,每个空间可以独立配置为检测或不检测XREADY信号；,每个空间可以选择同步或异步检测（缺省方式）XREADY信号。同步检测：在设定的建立和有效周期结束之后，再对XREADY信号采样一个XTIMCLK周期。这样有效周期至少增加一个。异步检测：在设定的建立和有效周期结束之后，再对XREADY信号采样三个XTIMCLK周期。这样有效周期至少增加三个。,26,读周期波形（XTIMCLKSYSCLKOUT）,3XTIMCLK,1XTIMCLK,2,异步检测,2,同步检测,3/1,27,写

15、周期波形（XTIMCLKSYSCLKOUT）,1XTIMCLK,3XTIMCLK,同步检测,异步检测,2,2,3/1,28,对XREADY信号的讨论,1、什么情况下需要XREADY信号？,2、是否有必要使用XREADY信号？,讨论：通过软件可以设置的读写周期范围为：254个SYSCLKOUT。如果 SYSCLKOUT150MHz时，对应75MHz2.78MHz。如果一个外设芯片的读写周期为500s，是否需要使用XREADY信号？,外设速度特别慢，依靠软件插入等待状态无法满足要求；一个XINTF区（ZONE）的外设较多，速度快慢差异较大。,绝大多数情况下不必使用XREADY信号，直接将该引脚上拉

16、至高电平；对于扩展外部设备较多，且访问速度相差较大的情况，可以将外设按快慢分组，分别配置到不同的XINTF空间。,29,XINTF的初始化,void InitXintf(void)/Timing for all zones based on XTIMCLK=SYSCLKOUT XintfRegs.XINTCNF2.bit.XTIMCLK=0;/Zone 0 设置写周期时序/缺省为使用XREADY信号，异步采样方式，ACTIVE必须大于或等于1。XintfRegs.XTIMING0.bit.XWRLEAD=1;XintfRegs.XTIMING0.bit.XWRACTIVE=3;XintfReg

17、s.XTIMING0.bit.XWRTRAIL=1;XintfRegs.XTIMING0.bit.X2TIMING=0;/Zone0的Lead/Acitve/Trail时间不加倍/Zone 2设置读周期时序 XintfRegs.XTIMING2.bit.USEREADY=0;/Zone2 忽略 XREADY信号，缺省为1 XintfRegs.XTIMING2.bit.XRDLEAD=3;XintfRegs.XTIMING2.bit.XRDACTIVE=7;XintfRegs.XTIMING2.bit.XRDTRAIL=3;XintfRegs.XTIMING2.bit.X2TIMING=1;/Z

18、one2的Lead/Acitve/Trail时间加倍,30,DSP的工作模式,复位时XMP/MC引脚的状态决定了DSP的工作模式：,如果XMP/MC0（微计算机模式，主机/从机），使能BootROM，Zone7被屏蔽。此时，片上ROM映射到该存储空间且中断向量表从BootROM中获取，用户可以选择从片上或片外存储器引导。,如果XMP/MC1（微处理器模式,从机），使能Zone7空间（映射到0 x3FC000），并从外部存储器获取中断向量表。此时，为了正确执行代码，必须将复位向量指针指向一个有效的存储空间。,复位后，可以通过XINTFCNF2寄存器改变工作模式，即从BootROM引导，软后通过软

19、件使XMP/MC0，从而可以访问Zone7。,31,XINF的DMA操作,外部接口支持程序/数据存储器的DMA传输，如从外部存储器加载引导程序，DMA操作由/XHOLD和/XHOLDA信号控制。,DMA操作步骤：外设产生一个低电平信号送/XHOLD引脚；DSP完成对所有外部接口的访问后将/XHOLDA引脚置为低电平（设置XINTCNF2寄存器）；随后XINF的总线处于高阻状态（地址、数据、读写与片选信号），DSP可以继续执行片内程序存储器中的程序；其它设备可以控制对外部程序、数据存储器的访问；DMA操作完成后送高电平信号至XHOLD引脚。,提示：DMA过程DSP芯片可使外部总线处于三态，但本身

20、并不具备DMA控制能力，需要外设扩展专门的DMA控制芯片。,32,3.4与外部存储器的接口,TSSOP44,CY7C1021V33,特点：3.3V电压（3.0-3.6V）高速（10/12/15ns）片选无效时自动降低功耗,200mA,200mA,5mA,33,与RAM接口原理图,1,2,3,4,34,写周期分析,100,100,100,110,XINTCNF.bit.XTIMCLK=0XTIMING6.bit.XWRLEAD=1;XTIMING6.bit.XWRACTIVE=1;XTIMING6.bit.XWRTRAIL=0;XTIMING6.bit.X2TIMING=0,min,35,读周期

21、分析,100,100,100,XINTCNF.bit.XTIMCLK=0XTIMING6.bit.XRDLEAD=1;XTIMING6.bit.XRDACTIVE=0-2;XTIMING6.bit.XRDTRAIL=0;XTIMING6.bit.X2TIMING=0,min,max,36,思考题,如何通过软件判断内部RAM单元或外部RAM芯片是否工作正常？对于FLASH或EPROM等程序存储器芯片如果诊断？,外部扩展接口（XINTF）适于扩展那些外设芯片？F2812提供了3个供外设使用的片选信号，如果扩展的外设芯片超过三个，如何分配这些外设的地址？,针对CY7C1021V33与DSP接口的时序分析结果，考虑硬件电路实现时还受那些因素影响？,