数字电子技术时序逻辑电路习题1课件.ppt

《数字电子技术时序逻辑电路习题1课件.ppt》由会员分享，可在线阅读，更多相关《数字电子技术时序逻辑电路习题1课件.ppt（56页珍藏版）》请在三一办公上搜索。

1、第六章 习题,第六章 习题,时序逻辑电路习题,一、时序逻辑电路的基本概念,二、一般时序逻辑电路的分析和设计,三、寄存器和移存器,四、计数器,五、序列码发生器和顺序脉冲发生器,时序逻辑电路习题一、时序逻辑电路的基本概念 二、一般时序逻辑,一、时序逻辑电路的基本概念,1.定义,2.结构特点,(1) 电路由组合电路和存储电路构成，含记忆元件；,(2)电路中含有从输出到输入的反馈回路；,3.功能描述,状态转移表；状态转移图；功能表；表达式；卡诺图；电路图；波形图,节目录,标题区,一、时序逻辑电路的基本概念 1.定义 2.结构特点,二、一般时序逻辑电路的分析和设计,1.分析步骤,组合电路、存储电路,(1

2、)分析电路结构,输入信号X、输出信号Z,(2)写出四组方程,时钟方程,各触发器的激励方程,节目录,标题区,二、一般时序逻辑电路的分析和设计1.分析步骤 组合电,各触发器的次态方程,电路的输出方程,(3)作状态转移表、状态转移图或波形图,(4)电路的逻辑功能描述,作状态转移表时，先列草表，再从初态(预置状态或全零状态)按状态转移的顺序整理。,节目录,标题区,各触发器的次态方程 电路的输出方程 (3)作状态转移表、,2.设计步骤,(1) 根据要求，建立原始状态转移表（或图）；,输入/出变量个数；,状态间的转换关系（输入条件、输出要求）,状态个数；,节目录,标题区,2.设计步骤 (1) 根据要求，建

3、立原始状态转移表（或,(2) 化简原始状态转移表（状态简化或状态合并）；,进行顺序比较，作隐含表,作状态对图,进行关联比较,作最简状态转移表,a.列出所有的等价对。,b.列出最大等价类。,c.进行状态合并，并列出最简状态表。,节目录,标题区,(2) 化简原始状态转移表（状态简化或状态合并）；,(4)选定触发器类型并根据二进制状态转移表（或称编码后的状态转移表）设计各触发器的激励函数和电路的输出函数；,(6)作逻辑电路图。,(3) 进行状态编码（也称状态分配）；,(5)自启动性检查；,节目录,标题区,(4)选定触发器类型并根据二进制状态转移表（或称编码后的状态,三、寄存器和移存器,1.寄存器和移

4、存器电路结构特点,2.MSI移存器的功能及其典型应用,(1) 74194的简化符号、功能表,(2) 用74194实现串并行转换,四、计数器,1.由SSI构成的二进制计数器的一般结构,(1)同步计数器,(2)异步计数器,节目录,标题区,三、寄存器和移存器1.寄存器和移存器电路结构特点2.MSI移,2. MSI二进制、十进制计数器,3.任意进制计数器,(1)用触发器和逻辑门设计任意进制计数器,(2)用MSI计数器构成任意进制计数器,(3)采用 MSI任意进制计数器,复0法（利用复位端）,置数法（利用置数控制端，并行输入端）,a.置最小数法,b.预置0法,c.置最大数法,节目录,标题区,2. MSI

5、二进制、十进制计数器 3.任意进制计数器 (1),五、序列码发生器和顺序脉冲发生器,1.序列码发生器结构类型,2.计数型序列码发生器的设计（已知序列码）,3.移存型序列码发生器的设计（已知序列码）,4.顺序脉冲发生器的构成,(1)输出端较多时：采用计数器和译码器,(2)输出端较少时：采用环形计数器,节目录,标题区,五、序列码发生器和顺序脉冲发生器1.序列码发生器结构类型 2,六、习题讲解,6.1 分析图所示时序电路。,六、习题讲解6.1 分析图所示时序电路。,解：(1)分析电路结构,(2)写出四组方程,触发器的激励方程, 触发器的次态方程,节目录,标题区,电路的输出方程,解：(1)分析电路结构

6、 (2)写出四组方程 触发器的激励方程,节目录,标题区,(3)作状态转移表,(4)电路逻辑功能：一位二进制全加器，本位和由Z端子输出，进位由JKFF的Q端输出。,节目录标题区(3)作状态转移表 (4)电路逻辑功能：一位二进,6.2 试作出101序列检测器的状态图。该同步电路有一根输入线X，一根输出线Z，对应于输入序列101的最后一个“1”，输出Z=1，其余情况下输出为“0”。,(1) 101序列可以重叠，例如：,(2) 101序列不可以重叠，例如：,X：010101101 Z：000101001,X：0101011010 Z：0001000010,节目录,标题区,6.2 试作出101序列检测器

7、的状态图。该同步电路有一根输,(1) 解： 输入变量为X、输出变量为Z；,题6.2(1)的示意图,初态（没有序列信号输入时电路的状态）为S0 ,设X恰为101。,状态个数的确定；,节目录,标题区,(1) 解： 输入变量为X、输出变量为Z；检测器XCPZ题, 状态间的转换关系,1/0,0/0,1/1,题6.2(1)的状态转移图,10101,X/Z,节目录,标题区, 状态间的转换关系S2S1S01/00/01/1题6.2(,题6.2(1) 的原始状态转移图,0/0,1/0,0/0,11,100,节目录,标题区,题6.2(1) 的原始状态转移图0/01/00/01110,(2) 解： 输入变量为X、

8、输出变量为Z；,题6.2(2)的示意图,初态（没有序列信号输入时电路的状态）为S0 ,设X恰为101。,状态个数的确定；,节目录,标题区,(2) 解： 输入变量为X、输出变量为Z；检测器XCPZ题, 状态间的转换关系,1/0,0/0,1/1,题6.2(2)的状态转移图,10101,X/Z,节目录,标题区, 状态间的转换关系S2S1S01/00/01/1题6.2(,题6.2(2) 的原始状态转移图,0/0,1/0,0/0,11,100,节目录,标题区,题6.2(2) 的原始状态转移图0/01/00/01110,题6.5,题6.5,串行数据检测器，连续输入4个或4个以上的1时，输出为1，否则为0,

9、串行数据检测器，连续输入4个或4个以上的1时，输出为1，否则,题6.6,题6.6,可逆二进制计数器，A0时做加计数，A1时做减计数,可逆二进制计数器，A0时做加计数，A1时做减计数,题6.32 JK触发器和门电路，4位循环码计数器,题6.32 JK触发器和门电路，4位循环码计数器,数字电子技术时序逻辑电路习题1课件,数字电子技术时序逻辑电路习题1课件,数字电子技术时序逻辑电路习题1课件,数字电子技术时序逻辑电路习题1课件,数字电子技术时序逻辑电路习题1课件,数字电子技术时序逻辑电路习题1课件,题6.33 用D触发器和门电路设计一个十一进制计数器,题6.33 用D触发器和门电路设计一个十一进制计

10、数器,数字电子技术时序逻辑电路习题1课件,数字电子技术时序逻辑电路习题1课件,电路图略。检查自启动略，能自启动。,电路图略。检查自启动略，能自启动。,题6.34 控制步进电动机。1表示电机绕组导通，0表示截止。M为输入控制变量，M=1为正转，M0为反转。,题6.34 控制步进电动机。1表示电机绕组导通，0表示截,数字电子技术时序逻辑电路习题1课件,数字电子技术时序逻辑电路习题1课件,电路图略。不能自启动。,电路图略。不能自启动。,例：设计一“011”序列检测器，每当输入011码时，对应最后一个1，电路输出为1。选T触发器,1、画出原始状态图与原始状态表,输入端X：,输出端Z：,当X出现011序

11、列时，Z=1；否则Z=0,A,B,C,D,0/0,1/1,0/0,1/0,1/0,X,S n,0,1,A,B,C,D,B/0,A/0,B/0,C/0,B/0,D/1,B/0,A/0,Sn+1/Zn,例：设计一“011”序列检测器，每当输入011码时，对应最后,2、状态简化,X,S n,0,1,A,B,C,D,B/0,A/0,B/0,C/0,B/0,D/1,B/0,A/0,原始状态表,3、状态编码,A,B,C,Q1Q0-两个触发器状态,X,Q1nQ0n,0 0,0 1,0 1,1 0,01/0,00/0,01/0,10/0,01/0,00/1,2、状态简化XS n01ABCDB/0A/0B/0C

12、/0B/,4、确定触发器类型，编写状态表，求函数。, 触发器类型：,选T触发器, 编写状态表：,0 0,0 1,1 0,0,0,1,0 0,0 0,1 0,0,1,0,0,1）填X=0与X=1时电路的现态与次态，及相应的现输出,2）填写相应的1、0的状态,根据现态与次态决定T值,3）填1、0的卡诺图，求函数的表达式,4、确定触发器类型，编写状态表，求函数。 触发器类型：,表达式为：,Q1Q0取11组合的状态未使用，在卡诺图中暂按无关项处理,（保证Z只有一个1输出）,表达式为：Q1Q0取11组合的状态未使用，在卡诺图中暂按无关,5、画逻辑电路图,5、画逻辑电路图,6、检查自启动,00,01,10

13、,11,0/0,0/0,1/0,1/0,1/1,6、检查自启动0011 101 1现 入,例：设计一个模可变的同步递增计数器。当控制信号0时为三进制计数器；时为四进制计数器。,1、列原始状态图,设,输入控制端：,输出端：1（三进制计数器的进位输出端）,2（四进制计数器的进位输出端）,00,01,10,11,X/Z1，Z2,0/0,0/0,0/1,1/0,1/1,2、选触发器类型，求函数,触发器类型：,D,个数：2,1/0,1/0,X,例：设计一个模可变的同步递增计数器。当控制信号0时为三进,0,1 1,0 0,0 1,1 0,0 0,0 1,0 1,1 0,0 0,0,1,0 1,0,0,0,

14、1,0,1 1,输出：,0,0,1,01 1现 入X现 态Q1 Q0现驱动入D1,3、画出逻辑图,3、画出逻辑图,4、画出全状态图,0/0,电路是一个自启动电路，完成设计要求,4、画出全状态图000110110/00/00/11/11/,例：设计一个咖啡产品包装线上用的检测逻辑电路。正常工作状态下，传送带顺序送出成品，每三瓶一组，装入一个纸箱中，如图示。每组含两瓶咖啡和一瓶咖啡伴侣，咖啡的顶盖为棕色，咖啡伴侣顶盖为白色。要求在传送带上的产品排列次序出现错误时逻辑电路能发出故障信号，同时自动返回初始状态。,例：设计一个咖啡产品包装线上用的检测逻辑电路。正常工作状态下,首先需要得到区别两种瓶盖颜色

15、的信号。可以采用光电检测电路，利用棕、白两色瓶盖对入射光的反射率不同，在光接收器的输出得到两种不同的输出信号。假定检测到棕色瓶盖时输出为A=1,B=0,检测到白色瓶盖时输出为A=0,B=1,没有检测到瓶盖时，光电检测器接收不到反射光，A=0,B=0。以故障为输出变量，用Y表示，正常工作时Y=0,有错误时Y=1。,设电路开始处于初始状态为S0。,首先需要得到区别两种瓶盖颜色的信号。可以采用光电检测电路，利,不需化简,不需化简,令：S0 00 S1 01S2 10选D触发器,Q1Q0-两个触发器状态,令：S0 00 Q1Q0-两个触发器状态,经化简后，得： D0= Q1n+1= Q0A+Q1AB D1= Q0n+1=Q1Q0A+Q0AB YQ1B+Q1A,经化简后，得： D0= Q1n+1= Q0A+Q1AB,画出逻辑图：略 进行自启动检查：初态若为11，则分为4种情况考虑AB=00 则：Q1n+1=1，Q0n+1=1，Y=0AB=01 则：Q1n+1=0，Q0n+1=0，Y=1 AB=10 则：Q1n+1=1，Q0n+1=0，Y=1 AB=11 则：Q1n+1=X，Q0n+1=X，Y=X,可见在输入为00时，电路的次态不能回到有效循环中去，所以，此电路不具有自启动功能。,画出逻辑图：略可见在输入为00时，电路的次态不能回到有效,