论基于可重用技术的介质损耗数据采集系统设计.docx
《论基于可重用技术的介质损耗数据采集系统设计.docx》由会员分享,可在线阅读,更多相关《论基于可重用技术的介质损耗数据采集系统设计.docx(62页珍藏版)》请在三一办公上搜索。
1、摘 要可重用设计方法是以IP复用和IP设计为基础的一种有效的设计方法与先进的设计理念,它将传统的停留在板级设计层面的嵌入式系统硬件设计提升到基于可编程逻辑芯片上的系统级设计。可重用设计方法的引入大大缩短了基于可编程逻辑器件的嵌入式系统设计周期,更为科研院所将独创的算法模型迅速转化为IP核,加以推广应用和知识产权保护提供一个良好的途径,成为设计系统原型的首选方式。本文将可重用设计方法成功地应用到实际科研项目基于FPGA及IP软核的介质损耗数据采集系统。分析了可重用设计方法在嵌入式系统设计中的重要作用,介绍了电容型设备介质损耗检测原理,深入分析了影响在线检测的因素,并确定了数据采集系统设计方案。在
2、方案设计的基础上,从系统级设计和功能模块级设计的角度详细介绍了构成系统的外围电路设计,FPGA内部逻辑的定制,以及基于Nios处理器的软件设计,并对系统硬件的抗干扰设计进行了简要叙述,最终设计并实现了基于FPGA及IP软核的介质损耗数据采集系统。关键词:可重用设计 FPGA IP软核 介质损耗数据采集AbstractReuse methodology is an efficiency method and advanced idea of chip design, which is based on reusing and design of IP core. It changes the f
3、ocus of system design from the board-level of embedded system hardware design to the chip-level of programmable logic device based design. The use of reuse methodology does not only decrease the cycle of designing the embedded system based on programmable logic device, but also is a shortcut to tran
4、sfer a algorithm to an IP core to be protected better and able to be used in lots of fields for academy or research institute. This thesis makes use of reuse methodology to research projectDielectric loss data collecting system based on FPGA and IP core .The importance of the reuse methodology to th
5、e design of embedded system is analyzed first, the principle of the electric capacity equipment dielectric loss examination survey is introduced then, and the factor which affected the on-line monitor is thoroughly analyzed, then the design scheme of the data collecting system is confirmed. On the b
6、asis of the scheme design, the periphery hardware designing, the logic customization of FPGA and the software designing based on Nios was introduced from both the system design and the function module design aspects. Then the anti-jamming principle of hardware design was also simply described in the
7、 thesis. The dielectric loss data collecting system based on FPGA and IP core was designed and realized on the basis of above research triumphantly. Keywords: Reuse methodology FPGA IP core Dielectric loss data collection目 录第一章 绪论11.1 可重用设计概述11.2 可重用设计方法与嵌入式系统设计21.2.1 嵌入式系统概况21.2.2 嵌入式系统实现方式21.3 介质损
8、耗检测技术41.3.1 国内外研究现状41.3.2 可重用设计在系统中的应用意义51.4 论文工作的主要内容和章节安排6第二章 基于FPGA和NIOS的可重用设计方法72.1 FPGA的设计方法及可重用技术72.1.1 FPGA技术72.1.2 FPGA设计方法92.1.3 基于FPGA的可重用设计模式112.2 Nios的设计方法112.2.1 Nios软核处理器112.2.2 Avalon总线,HAL库和自定义指令132.2.3 基于Nios的嵌入式系统开发流程152.3 本章小结16第三章 基于FPGA及NIOS的系统方案设计173.1 介质损耗检测173.1.1 介质损耗检测原理173
9、.1.2 介质损耗检测系统工作原理183.2 介质损耗数据采集系统设计要求193.2.1 设计要求193.2.2 影响测量的因素203.3 介质损耗数据采集系统方案设计213.3.1 通信技术的选择213.3.2 数据采集系统方案设计223.4 本章小结24第四章 数据采集系统硬件设计及实现254.1 工作原理254.2 同步采样模块设计264.2.1 输入低通滤波器264.2.2 A/D转换的器件选型及应用284.2.3 信号整形模块294.3 FPGA内部逻辑及配置304.3.1 AD控制逻辑304.3.2 测频逻辑324.4 通信模块设计334.4.1 GPRS模块334.4.2 GPS
10、模块344.5 硬件抗干扰设计354.6 本章小结36第五章 数据采集系统软件设计375.1 系统软件功能375.2 IP软核模块定制385.3 应用程序设计与实现415.3.1 算法设计与实现415.3.2 软件宏定义与主要功能函数说明415.3.3 应用软件模块设计435.4 本章小结45第六章 实验结果47第七章 总结与展望49致 谢51参考文献53作者攻读硕士期间的研究成果55第一章 绪论1.1 可重用设计概述近年来,随着半导体工业的持续发展,超大规模集成电路( Very Large-Scale Integrated ,VLSI ) 的集成度也在不断的提高1。片上系统 ( System
11、-on-Chip,SoC )在这样的环境下产生了,它将以往许多芯片组成的电子系统集成在一个单片的硅片上,构成了全新的系统,又称为系统芯片。与普通的集成电路相比,系统芯片不再是一种功能单一的单元电路,而是将信号采集、处理和输入输出等系统功能完整地集成在一起,成为一个具有专用功能的电子系统芯片2。现今的电子系统设计已不再是以往的利用各种通用集成电路实现板上系统 ( System-on-Board,SoB ),即印刷电路板 ( Printed Circuit Board,PCB ) 级的设计和调试,而是转向以专用集成电路( Application Specific Integrated Circui
12、t,ASIC ) 或大规模现场可编程门阵列 ( Field Programmable Gate Array,FPGA ) 以及复杂可编程逻辑器件 ( Complex Programmable Logic Device,CPLD ) 为物理载体的系统芯片设计。通常我们称ASIC上完成的设计为SoC,在FPGA或CPLD上完成的称为SoPC ( System on Programmable Chip,可编程片上系统)3。现在复杂芯片设计中最常用的方法是可重用设计方法。可重用设计方法就是使用以前设计完成且经过验证的知识产权核 ( Intelligent Property core, IP core
13、) 进行系统构建2。美国Dataquest咨询公司将半导体产业中的IP核定义为用于ASIC ( Application Specific Integrated Circuits), ASSP( Application Specific Standard Product )等器件中预先设计好的电路功能模块。从功能上分类,知识产权核包括:微处理器,数字信号处理器,总线结构,外部设备,I/O通道,大容量内存等等;从结构上分类,知识产权核包括:硬核、固核和软核。硬核是一种以GDS( Graphic Design System,第二代版图设计系统 ) 文件形式进行集成的核,它是己经经过全部设计、布局、布
14、线的核;软核是一种以可综合的RTL( Register Transfer Level, 寄存器传输级) 代码交付的核;固核介于硬核与软核之间,可以以RTL或网表的形式提交,或者是带有部分布局信息和物理设计信息的RTL代码2。可重用设计方法是基于IP核的,它在大大提高电子系统设计效率的同时,也对IP核设计中代码、接口、验证、配置等方面提出了更高的要求。随着可重用设计方法的不断完善,它将不限于数字IP核重用的范畴和SoC设计,还将在模拟IP核和软件的可重用设计上逐渐受到重视4。本文将可重用设计方法从SoC设计领域延伸到SoPC设计领域,从可重用设计方法角度阐述基于FPGA和IP软核的嵌入式系统设计
15、方法在介质损耗检测上的应用。1.2 可重用设计方法与嵌入式系统设计1.2.1 嵌入式系统概况嵌入式系统是以计算机技术为基础、软件硬件可裁剪、适应应用系统对功能、可靠性、成本、体积、功耗严格要求的专用计算机系统。嵌入式系统的开发设计都有其特殊的应用场合与特定功能。嵌入性、专用性与计算机系统是嵌入式系统的三个基本要素。嵌入性是指将计算机系统嵌入到对象系统中,必须满足对象系统的环境要求;专用性是指最大限度地在针对应用场合定制硬件和软件以提高效率;计算机系统是指嵌入式系统必须是能满足对象系统控制要求的计算机系统,与上两个特点相呼应,这样的计算机必须配置有与对象系统相适应的接口电路5。随着硬件性能的提高
16、,系统的软件规模不断扩大,实时多任务操作系统RTOS ( Real-Time-Operating-System ) 成为嵌入式操作系统的主流6。要求操作系统的实时性高,能够运行在各种不同类型的微处理器上,能够模块化,具有高度的扩展性。同时,操作系统必须具备文件和目录管理、设备管理、多任务、网络、图形用户界面等功能,并提供大量的应用程序接口,从而使得应用软件的开发变得更加简单。1.2.2 嵌入式系统实现方式相对于通用计算机系统单一的实现方式,嵌入式系统的专用性使嵌入式系统具备多种实现方式。按照不同的硬件结构分类,目前嵌入式系统实现方式可以分为以下四种。1、基于CPU ( Central Proc
17、essing Unit ) 的嵌入式系统嵌入式系统起源于微型计算机,基于CPU的嵌入式系统以微型计算机的中央处理器为核心,是嵌入式系统最早的实现形式。基于CPU的嵌入式系统是将微型计算机嵌入到一个对象体系中,实现对象体系的智能化控制,将微型计算机经电气加固、机械加固,并配置各种外围接口电路构成专用系统。当今的微型计算机系统主要是以CISC ( Complex Instruction Set Computer ) 技术的x86系列CPU为核心,因此绝大多数基于CPU的嵌入式系统也采用x86系列CPU,主要应用于单板机和工控机。由于目前有大量的基于x86的应用程序和调试工具,如果需要重复利用已开发
18、的应用程序代码或由于操作系统选择方面的原因采用这一结构,那么采用传统的x86处理器和芯片组还是具有一定优势。硬件设计人员专注于芯片组的选择和主板的设计,不属于可重用设计的范畴。2、基于SoC的嵌入式系统从IP复用的角度看7,SoC是以不同模型的电路集成、不同工艺的集成作为支持基础的。所以要实现基于SoC的嵌入式系统,首先必须重点研究器件结构与设计技术、VLSI设计技术、工艺兼容技术、信号处理技术和测试与封装技术等,这是基于SoC的嵌入式系统设计的重要方面,即SoC系统芯片本身的设计和构建。可重用设计方法正是从SoC系统芯片设计总结出来的一套科学的复杂芯片设计理念。另一方面是SoC的应用技术,对
19、现有的SoC针对特定的功能要求进行工程开发的技术8。以SoC为核心的嵌入式系统最大特点是不但能集成嵌入式处理器和专用智能算法等数字电路,还能集成传感器、模拟信号处理电路、A/D与D/A电路等模拟和混合电路。然而,对于一般的科研院所来说,设计SoC系统芯片所需要积累的技术太多,资金投入太高。同时,科研院所专注于其科研领域的算法研究,并不擅长芯片设计。因此基于SoC的嵌入式系统设计大多只能停留在SoC的应用层面,硬件设计人员虽然设计的是基于SoC的嵌入式系统,但完成的工作往往只是SOB的板级设计工作,这也就脱离了可重用设计方法的范畴9。3、基于SoPC的嵌入式系统SoPC的概念是由ALTERA公司
20、于2000年首先提出,是基于FPGA或CPLD的解决方案的SoC。其它可编程逻辑厂商也分别提出各自的解决方案。本文中SoPC概念是广义的表示其物理载体是FPGA或CPLD的SoC,而不局限于单一厂商提出的概念。与SoC概念的产生相似,CPLD和FPGA的性能、规模、结构、工艺和功耗的重大进步,使生产单片集成度超过数百万门的大规模FPGA成为可能,其I/O也达到上千的端口。基于SoPC的嵌入式系统及其开发技术具有更多特色,构成SoPC的方案又有如下途径:(1) 基于IP硬核的SoPC嵌入式系统在FPGA中预先植入嵌入式系统处理器。SoC虽然集成度高,但是物理载体是ASIC,所以其灵活性比较低。如
21、果需要新功能就必须重新设计SoC,这就给设计带来巨大的NRE ( Non-Recurring-Engineering ) 费用。如果将嵌入式处理器的IP核以硬核的方式植入FPGA中,利用FPGA中的可编程逻辑资源,直接利用FPGA中的逻辑宏单元来构成嵌入式处理器的接口功能模块,就能很好地解决这些问题。对此,ALTERA和XILINX都相继推出了各自的解决方案。基于IP硬核的嵌入式系统一般应用于电信、航空和军事等高端领域应用。它使硬件设计人员不再只关注板极设计,还需要利用FPGA的逻辑资源进行适当的IP核设计或IP核集成以发挥其特性。(2) 基于IP软核的SoPC嵌入式系统基于IP软核的SoPC
22、嵌入式系统实现了真正的软件、硬件可裁剪,设计人员可以针对不同应用定制自己的系统,只要在FPGA的容量范围内,完全可以按照系统需求选择软核处理器和外设的种类、数量,完全超越了传统处理器给设计带来的限制。基于IP软核的嵌入式系统适用于多种型号的FPGA;同样,一款主流FPGA可以支持多种不同类型的嵌入式软核处理器。FPGA物理上的硬件可重用性使更改SoPC系统设计时不需要支付NRE费用,可重用设计方法对基于FPGA的嵌入式系统具有更大的指导意义。1.3 介质损耗检测技术1.3.1 国内外研究现状在电力系统中,电介质在电压作用下,由于电导和极化将发生能量损耗,统称为介质损耗10,11。这种损耗通常会
23、使绝缘介质温度升高,而温度的升高会使绝缘材料的绝缘性能恶化,甚至因温升过高而导致绝缘材料熔化、焦化,失去绝缘作用。同时,电气设备在使用过程中,还会由于热、机械力、光、氧化、潮气、微生物、化学物质等因素的长期作用,导致电介质出现物质结构逐渐被损坏、性能逐渐变差的不可逆现象,进一步将导致电网事故和大面积停电事故的发生。据统计,我国电网中由于设备故障而直接引发的电网事故约占事故总量的26.3%,因此,提高电力设备运行的可靠性是保证电力系统正常运行的关键12。电容型设备绝缘在线检测是电力系统中开展较早的项目之一,国外在这方面的研究始于六十年代初期,但直到70-80年代,随着传感、计算机、光纤等高新技术



- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 重用 技术 介质 损耗 数据 采集 系统 设计

链接地址:https://www.31ppt.com/p-1960629.html