一种新型的高性能调频广播设备的实现技术(优秀奖).docx

《一种新型的高性能调频广播设备的实现技术(优秀奖).docx》由会员分享，可在线阅读，更多相关《一种新型的高性能调频广播设备的实现技术(优秀奖).docx（56页珍藏版）》请在三一办公上搜索。

1、萌芽杯“萌芽杯”参赛论文“一种新型调频广播设备的实现技术”阶段性成果论文自控1001吴浩冉宋松齐张洋于文龙目 录摘 要11选题背景及方案确定21.1选题背景21.2 方案分析及确定32.方案的原理介绍52.1 总体框架分析52.2 各主要功能模块的基本原理62.2.1 音频信号处理模块62.2.2 数字信号处理模块62.2.3 射频处理模块162.2.4 控制与显示模块213硬件实现243.1 主体硬件实现框架243.2 各关键模块的硬件设计与实现243.2.1 模拟音频采集电路的设计243.2.2 数字音频接收电路的设计263.2.3 FPGA相关电路的设计273.2.4 DDS芯片外围电路

2、设计293.2.5 射频电路的设计303.2.6 控制与显示电路的设计324测试结果与仿真验证354.1 试验机的单机测试方法和结果354.2 组建同步广播网的分析395项目的创新点与优势415.1 使用数字信号处理技术415.2 使用FPGA作为开发平台415.3 实现单频同步广播426推广前景与进一步完善446.1 推广前景446.2 进一步完善的设想447致谢468参考文献479附录 控制面板设置及操作说明4854摘 要本参赛项目以广播业的需求为背景，主要研制了一种新型高性能调频广播设备的实现技术，项目采用数字调频调制技术替代传统调频广播的模拟调制方法，系统硬件设备与传统的调频广播设备相

3、比具有较大突破，设备可以实现从模拟或数字双声道音频输入到87108MHz立体声调频信号输出的全数字处理功能。系统以直接数字频率合成（DDS）技术实现数字调频调制，实现了高稳定度的射频输出和载波同步；以最新的低成本FPGA芯片实现所有的音频信号处理和立体声编码；通过数字逻辑来实现调频同步广播控制，具有极高的准确性，能够方便地实现同步控制，适合在调频同步广播系统中作同步激励器使用。从功能实现上，设备划分为四个模块：音频信号处理模块、数字信号处理模块、射频处理模块和控制与显示模块。运用本项目技术实现的数字化调频设备具有灵活性、兼容性、高性能指标（信噪比、失真度、频响等）、低成本、研制与调试方便等优势

4、，可以提高现有广播业的频带利用率，设备完全满足同步广播系统中“三同”的需求。经验证，已经实现的设备各项指标较传统的模拟调频广播设备均有明显提高。关键词：数字调频调制，直接数字频率合成，频带利用率，FPGA1选题背景及方案确定1.1选题背景目前各种广播系统普遍采用的调频广播是继调幅广播后的第二代广播设备。调频广播具有失真度小、无串信现象、信噪比好、能进行高保真度广播、效率高等显著优点1-2。调频广播的音质和频率稳定度主要取决于调频激励器。目前国内大部分地区采用的是模拟调频激励器。虽然模拟调频技术经过60多年的发展和完善，所能达到的各项指标不断提高。然而，由于模拟器件的固有缺陷，模拟调频激励器的指

5、标已经接近极限，进一步提高的余地已经很小了。为了追求更高的广播收听质量，西方发达国家开始出现与兴起了数字音频广播（DAB）技术。该技术是将数字化的音频信号及各种数据业务信号在数字状态下进行压缩编码调制、传送等处理，提高了信号传输的抗干扰性，较小了非线性失真度。然而，DAB的发射与接收设备成本非常昂贵，面临一个巨大资金的投入问题；另外，DAB系统的实现还面临着一系列的技术难题，在我国发展比较缓慢。因此，在未来的几年里我国利用DAB系统来完全取代现有的廉价的调频广播系统是不现实的。那么如何在现有的广播制式下，提高调频广播系统的各项技术指标已成为近年来广播业亟待解决的关键技术问题。随着数字化技术的飞

6、速发展，各种新的数字化的处理技术不断出现，在这种情况下，调频广播也要实现全面数字化才能提高整体性能。为满足当前信息社会的需求，数字化的调频广播系统已经成为广播行业急需投入实际应用的设备。如2007年，黑龙江省大庆市就调频同步广播网项目进行公开招标，以满足市区广播业的发展需求。招标要求投标系统应具有承载模拟、数字调频立体声广播业务的能力，并可以据此建立一套完善的、频带利用率较高的、技术先进、设备可靠、经济适用的广播系统。基于对数字广播技术的兴趣爱好，并受这则招标公告的启示，我开始深入研究调频广播的相关技术，认识到传统的调频广播为了扩大调频覆盖范围而必须建设高塔、大功率发射设备，这种方式不仅会造成

7、能源的浪费，也易造成电磁辐射。另外，频率资源的日趋紧缺，也明显限制了调频广播的发展，这给广播界提出了一个亟待攻克的新课题。因此，依据标书的要求，本人对一些传统的调频广播技术进行了改进，设计了一种新型高性能调频广播设备的实现技术。1.2 方案分析及确定要建立一套满足招标要求的广播系统，首先是要建立适合的调频发射机系统，而调频激励器又是调频发射机系统的核心部件3。因此，我认为设计一种新型高性能的调频激励器是实现同步广播系统的关键。调频发射机系统主要完成对输入音频及附加信道信号进行处理，合成基带信号，并将基带信号调制到87108MHz波段的载波上，经激励器功放放大输出，从而实现在不同的载波上播放不同

8、的节目。调频激励器4是调频发射机的信息处理核心，它直接决定发射机性能的优劣，在输出功率要求较小的情况下，调频激励器也可直接作为发射机。根据内部信号处理方式的不同，调频激励器可分为数字式和模拟式两种。模拟调频激励器是采用模拟信号处理及频率调制技术的激励器。系统可分为硬件和系统软件两部分，系统硬件主要通过模拟电路技术，完成对音频信号的立体声编码，合成基带信号，再把基带信号送到调制器，实现调频调制，并放大射频信号等功能；而系统软件则对系统硬件进行简单的监测和控制。如采用模拟调频调制技术来实现招标需求，由于使用较多模拟器件和分立元件，一般在信号处理和滤波器的实现上会存在较大的误差，同时通过模拟技术来实

9、现调频调制，还存在着器件老化和非线性的影响，对激励器的性能提升有了很大的限制。而数字调频激励器是在模拟调频激励器基础上的一种数字化开发，其主要功能框架与模拟调频激励器类似，但是主要采用了数字信号处理5-6和直接数字频率合成7等技术对音频信号进行数字化处理。数字调频激励器克服了模拟技术中分立器件误差大，性能受器件老化影响等问题，其合成信号失真小、信噪比高，各项性能指标有了很大的提高，并适合于构成单频同步广播系统。同时，当前许多广播电台提出了同步广播的要求，这就要求调频发射机系统能够精确地满足“三同”要求，即频率、相位和调制度的精确相同。使用数字技术来实现调频广播发射机，可以充分保证左、右声道性能

10、的一致性，提高设备的性能指标，充分满足同步广播的要求。根据以上多方面的分析和对比，我认为从理论上来说，数字化的调频激励器可以满足对高性能的要求；同时，实现成本又会比国外的数字激励器有大幅的下降，应该可以取代现在普遍使用的模拟激励器并在全国推广。因此，我在一年多以前就坚定了信心，决定设计一种数字调频激励器的实现技术方案。2.方案的原理介绍2.1 总体框架分析基于对通信原理和数字调频等相关知识的学习，我个人认为用一句简单的话来说：用数字技术来实现语音的调频调制，主要就是实现语音信号的数字化、语音信号的数字化处理、数字调频调制以及数字调频信号的模拟化这几项功能。因此在设计方案中，我将要实现的硬件设备

11、分为四个主要模块：音频信号处理模块、数字信号处理模块、射频处理模块和控制与显示模块。回顾我的方案设计和设备实现过程，我总结出以上模块中最重要的是数字信号处理模块和射频处理模块。这两个模块以现场可编程门阵列8（FPGA）和直接数字合成技术（DDS）为核心，完成数字化调频立体声信号的合成和调制。之所以称它们是核心，是因为FPGA作为一种开发平台，具有丰富的输入输出接口和灵活的可编程性，用它可以实现对数字基带音频信号进行滤波和预加重处理，并且通过简单的加法和乘法运算就可以完成立体声信号的合成。而利用DDS技术实现调频调制，很重要的是它可以保证输出的调频信号频率分辨率高，相位噪声小，调频线性度好，频偏

12、控制容易。为了能更好的说明设备的模块组成和各模块之间的互联关系，我勾画了一个系统框图，如图2-1所示。在我论文以下的叙述过程中，也是围绕这个系统框图的各组成部分来展开的，先讲各模块的基本原理，再描述它们的硬件设计与实现过程。图2-1 系统原理框图另外，在此我简要说明一下音频信号（模拟信号或数字信号）的处理流程：先将输入的左、右声道模拟信号变换成数字信号，对该数字信号进行采样率转换（如果输入的是数字音频信号，则可以直接进行采样率转换）；转换后送入FPGA进行相应的数字处理，主要的数字信号处理包括低通滤波、音频预加重、内插处理以及立体声调制；随后，将调制信号输入DDS芯片进行频率调制，生成调频广播

13、的射频信号，进行滤波处理。2.2 各主要功能模块的基本原理2.2.1 音频信号处理模块系统外部音频输入主要可以分为两类：模拟音频和数字音频。对于模拟音频，音频信号处理模块主要是完成音频信号的采集，主要由低噪声放大器和音频模数转化器构成，它的主要性能指标是由音频模数转化器（Audio ADC）的指标来决定的。就目前的实际使用情况看，大多数的音频ADC均采用了过采样技术和Sigma-Delta技术，这样做可以使频带内的量化噪声和采样过程中产生的混迭噪声能量大大降低；在数字信号处理知识中，可以了解到，目前常用的音频ADC指标均能够达到16比特以上的精度，信噪比均高于90dB，这样的性能指标能够满足我

14、设计的调频激励器对信噪比的要求。在我设计音频信号处理模块过程中，特别考虑了使模块支持数字音频接口，这也可以说成为了整个设备的优势之一。这里，模块对数字音频信号的处理，主要是对数字音频数据流进行拆帧处理，从每一帧数据中提取有用的音频数据；另外，在音频系统中存在多种采样率（例如常用的有44.1KHz、 48 KHz、96kHz等）的情况下，可以将这些采样率的数字音频转换到系统支持的一个采样率上，以满足后级逻辑处理的要求。以上两个功能的实现，既可以采用软件算法实现，也可利用硬件实现。2.2.2 数字信号处理模块数字信号处理模块是整个设计的关键，它的一个重要功能是完成立体声编码。我的方案是以FPGA作

15、为开发平台来进行设计的，根据功能，数字信号处理模块可以分为几个功能部分：音频输入选择、音频延时、预加重、内插处理、立体声合成和外部通信与控制接口。各功能之间的流程图如下所示。图2-2 数字信号处理模块原理框图上图中虚线方框内为FPGA内部信号流程。（1）音频输入选择实现音频信号输入选择的方法有两种，一种是用加法器，另一种是多路选择器。用加法器来实现就是把三种输入的音频数据进行相加，并进行相应的截取，再送入后级处理。用这种方法来处理会损失一定的量化精度。用多路选择器来实现，就是每次选择一种输入的音频数据送入后级进行处理，而对其它两种输入的音频数据不做处理。用这种方法来处理，就不会损失量化精度，因

16、此本设计据此采用了第二种方法。在我的设计方案中，考虑并且支持了三种输入音源：模拟音频输入、数字音频输入和测试音输入。前面两种已经在上面说明过了，测试音是主要用来进行设备内部检测和自我校验，这样可以在不需要外部音源输入的情况下进行调试。（2）音频延时精确的音频延时是实现同步广播的关键，使用数字技术来实现延时，要比使用模拟技术来实现容易得多，也精确得多。在这里，音频延时范围可以从0-999s，步进为1s。由于FPGA的内部存储空间较为有限，需要借助外部的存储器来共同实现音频信号的延迟，因此，在我的设计方案中，将音频延时用两个模块分步骤来实现：主延时模块利用外部存储芯片来实现最小步进为20s的延时，

17、即延时量为0/20/40/60. s；副延时模块在FPGA内部存储器来实现最小步进为1s延时，且延时范围从0s至19s。流程示意图如下所示：图2-3 音频延时处理流程图如果设0999s范围内任意延时时间为T，两个模块的延时步进参数为k1，k2，总能将T表示为T=20*k1+k2，其中0k149，0k219，故只要适当调节两个模块的主延时和副延时的步进参数就可以实现所需的精确延时时间。（3）预加重在语言和音乐这类声频中，频率高的一端频谱分量的振幅很小，越到声频的高频端，输出噪声越大，从而造成传输系统的信噪比降低，如图2-4所示。这样，接收机输出端所得到的信噪比，在高频部分会恶化。若在接收机输出端

18、接入衰减高频成分的滤波器，则可减少噪声，改善信噪比，但这将使调制信号中的高频成分同样被衰减，以致不能得到调制信号的保真复原。为了克服这个缺点，在我的设计中采用了预加重的方法，即人为地将调制信号高频端的电压升高。高音频加重的结果，加大了相应的频偏，提高了高频端的调频指数。再在接收机端将高频衰减，这样，发射、接收综合起来，信号的频率特性可保持原貌，而噪声却显著减少了，对于所有调制频率来说，接收机输出端的信噪比可保持一样。-30-20-100+10+20电平（dB）30501002005001k2k5k10k15k频率（Hz）图2-4 典型语音能量分布图预加重特性公式如（2-1）所示： 预加重电平（

19、dB）= （2-1）式中，F是音频频率，单位是Hz，为预加重时间常数，单位为秒（s），预加重时间常数用来衡量预加重的程度，即高音频端相对于低音频端的提高程度。虽然一般的节目在高音频端能量分布较少，仿佛预加重时间常数越大，信噪比改善越好，但预加重时间常数过大时，高频成分所产生的频偏变得过大，边带分布也会过宽。现有理论中，一般预加重的时间常数为，或。这里需设计三种类型预加重滤波器，时间常数分别为、和，预加重特性曲线如图2-5所示。图2-5 预加重特性曲线由预加重特性曲线可以得到各个频率的预加重量，可以用任意幅度滤波器对其进行逼近。在这里使用Matlab中的fdatool滤波器设计工具来进行设计9，

20、基本界面如下图所示。图2-6 仿真界面下图给出了根据量化后的滤波器系数得到的预加重滤波器频率响应特性曲线。图2-7 滤波器频率响应特性曲线在FPGA中实现时，调用MAC FIR的IP核，根据该IP核说明文件将前面所得三个coe文件整合到一起，作为IP核系数文件，这样只需要一个滤波器结构，通过更换滤波器的抽头系数，实现三种预加重曲线。（4）内插滤波器为了使左右信号的抽样频率与导频和副载频的抽样率相统一，要对左右信号进行内插。提高调制后基带信号的采样频率，从而使得DDS输出的波形杂散降低。上抽样就是在表示信号的每个单位时间内增加样本点数的过程。信号的频谱内容不会改变，所改变的是原始频谱图像之间的频

21、率间隔。进行上抽样时，没有对信号增加新的信息。在这里，我选用了实际设计中比较常用的补零内插法。补零内插法是在信号样本间隔之间插入零点，从而生成新的信号。然后，对新信号进行低通滤波，得到原始信号经过上抽样之后的信号。上抽样方法如图2-8所示。假设原始信号是x(n)，目的就是以因子I对它进行上抽样。在x(n)的每对相邻样本之间插入（I-1）个零点，得到，可以定义如下：补零（I=5） x(n) 插入I-1个零点hI(m)FIR低通滤波器y(m)图2-8 内插器的直接实现由于与单级内插实现相比，多级内插滤波的计算效率更高，并且减小了对滤波器性能的要求，因此，此处的32倍内插采用两级来实现，第一级改变8

22、倍，第二级改变4倍。内插滤波器的设计方法与预加重滤波器设计方法类似。首先，需要选择FIR滤波器的响应类型，选为低通滤波器。其次，选择滤波器的设计方法为等波纹。再设置数字滤波器的阶数为最低阶。最后，将生成的滤波器参数进行量化，并保存为相应的coe文件。两级内插滤波器频率响应特性曲线如下图所示：图2-9 内插滤波器的频率响应特性同样，在FPGA实现时调用了MAC FIR的IP核，只是类型使用内插滤波器。（5）立体声编码器立体声编码器也叫立体声调制器，它的作用是把左（L）、右（R）两个声道输入的模拟音频信号经过放大后，变换成主信道信号（M）和副信道信号（S），其中副信道信号是用左、右声道信号的差（）

23、对副载波38kHz正弦波，进行抑制载波双边带调幅后形成。同时，立体声编码器还产生导频信号，并把上面这三种信号合并在一起，构成基带立体声复合信号，数学表示式为：（2-2）（2-3）（2-4） （2-5）式中，为立体声复合信号的电压；M为主信道信号的电压；S为副信道信号的电压；P为导频信号的电压；为副载频角频率；p为导频信号电压的振幅值。其中，导频信号的频率为19kHz，副载频的频率为38kHz。通常，与M信号对应的信道称为主信道，频率范围在30Hz15kHz；与S信号对应的信道称为副信道，频率范围在23kHz53kHz，立体声复合信号的频谱可参见图2-10。图2-10 导频制立体声基带信号频谱图

24、在数字调频激励器中，用全数字方式来实现立体声编码，实现起来非常简单，而且能够很好地控制导频与副载波的幅度和相位关系，实现较高的立体声分离度。 利用数字信号处理算法产生数字立体声复合信号，在产生了导频信号和副载波信号的基础上，仅需要通过简单的加法和乘法运算就可以合成立体声信号。在设计中选用的FPGA具有较高的工作频率和并行处理数据的特点，很适合处理立体声信号合成算法。将和（M）、差（S）信号与相对应的系数相乘，可以精确地调整两个通道的增益误差；另外，在FPGA的设计中可以很容易地通过D触发器来实现同步延迟，这样就可以精确的控制复合信号中各个分量间的相位关系，保证了基带信号的相位同步，具体实现框图

25、如图2-11所示，其中，19kHz导频信号和38kHz副载波信号产生采用直接数字频率合成技术（详见2.2.3节），实现方式简单、频率准确、稳定度高、幅度和相位控制方便，而且与系统处理时钟同步。图2-11 数字立体声编码器实现框图数字立体声编码器解决了传统立体声编码器使用模拟网络时所带来的两条支路不一致的问题，使得立体声编码器的性能仅取决于算法和运算精度，只要运算的位数够高，就能保证信号的失真度能满足指标要求，而且立体声隔离度能达到理想的水平。另外，使用数字方法实现立体声编码，大大减小了硬件调试难度，从而缩短了调频激励器的开发周期。输出的信号为正弦信号时，相位-幅度变换器可以用一个正弦函数查找表

26、来实现的。从相关文献的理论分析中可以得知，通过加大相位-幅度变换器的存储深度，并提高正弦波幅度值的量化位数，可以提高DDS输出信号的杂散性能。然而，增大存储空间又受到FPGA资源大小的限制，因此，在设计中采取了对性能和资源的折中处理。正弦函数查找表的深度为1024个样值，而相位累计器选用了32位，所以需要截取相位累加器输出32bits的瞬时相位高10bits的值作为正弦函数查找表的寻址地址。通过构建两个完全相同的正弦函数查找表，精确地设置频率控制字的值和寻址ROM空间的时序，就可以保证产生的38kHz副载波信号的频率恰好是19kHz导频信号的两倍，这样就确保两者具有相同的初始相位和信号幅度，大

27、大提高立体声的隔离度。在设计方案中，系统的工作时钟为12.8MHz，当频率控制字取6,375,342和12,750,684时，输出的正弦信号频率分别为：（2-6） （2-7）其中，的频率与19kHz只相差0.0002Hz，而的频率与38kHz也只相差0.0005Hz，并且频率恰好是的两倍，故可以通过导频信号，在接收机中得到与完全相同的副载波信号。（6）外部通信与控制接口FPGA主要完成对外围电路的控制和与单片机之间的通信。外围电路主要包括音频、存储器、DDS芯片和锁相环芯片等。音频ADC芯片和数字音频芯片，以及锁相环芯片一般均是通过SPI标准的接口进行命令控制的，通过时钟、片选信号和数据信号，

28、以串行传输的方式来完成对数据的传输。另外，就音频ADC芯片和数字音频芯片来说，还有音频数据传输的信号通路，使用了目前较为常用标准，主要由主时钟、比特时钟、左右声道同步信号和数据信号构成，也是通过串行传输。DDS芯片的控制和存储器的数据写入与读取是通过寻址的方式来实现的，这里主要包括地址信号、数据信号、片选信号、读写控制信号等，是一种并行传输数据的方式，一次能够传输多个比特的信号。与单片机的通信过程中，由于受到单片机有限的输入输出口和较低的工作频率的限制，设计中采用了一种特殊的传输方式。在FPGA传输或接收数据时，首先需要根据方向控制信号来判断是向单片机传输数据还是接收数据；其次，需要根据索引信

29、号来判断目前传输的地址信号，以确定需要修改的地址空间；最后，将24比特的数据按从高比特位到低比特位的顺序，分三次进行传输，在接收端进行重新组合，写入对应的地址空间。最后，这里列出了整个工程文件的树形结构图，基本反映了FPGA设计的组织结构。图2-12 FPGA设计的树形结构图2.2.3 射频处理模块射频处理模块最主要的功能是完成了调频信号的合成。要在数字域中完成调频调制，最容易实现的方法是采用直接数字频率合成技术（DDS），它在相对带宽、频率转换时间、高分辨力、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平。DDS的工作原理简单地说就是通过高速的DA

30、C将存储器中的数字波形转换为模拟信号，所以，这种技术需要工作在一个较高的工作频率上。由于晶体振荡器工作频率不高，一般在100MHz以下，所以在射频处理模块中还需要包含锁相环电路，来满足这一需求。另外，由于DDS电路生成的信号输出功率较小，以及在调频广播频带范围外还存在一些杂波，所以还需要通过滤波电路和射频放大电路对DDS输出的信号进行处理，以满足广播发射的要求。下面是对主要模块的工作原理的分析。（1）调频调制模块的工作原理所谓调频就是使载波的瞬时频率随调制信号的大小而变化，而其幅度保持不变。使用频率调制，使得调制信号的频谱结构要比幅度调制情况更为复杂，占用的频带相对宽得多，但其抗噪声性能明显优

31、于幅度调制系统。在调频立体声广播中，调频信号可以通过数学公式表示为：（2-8）其中，为载波幅度，为载波角频率，为频率偏移常数，为立体声基带信号。下面对调频波的频谱结构进行分析，为了分析方便，需要对基带信号进行简化，假设为一个单音信号，可表示为，则调频信号可表示为：（2-9）其中，为调频波的最大相位偏移，又称调频指数。调频波的有效带宽定义为：（2-10）我国的调频广播标准规定，为了提供高质量的话音和音乐节目，规定最大频偏为75kHz，最高调制频率为15kHz，各个电台之间的最小频道间隔为200kHz。直接数字频率合成（DDS）技术就是把一系列数字形式的信号通过数/模转换器转换成模拟量形式的信号合

32、成技术。它有两种基本的合成方式：一种是根据正弦函数关系式，按照一定的时间间隔，利用计算机进行数字递推关系计算，求解瞬时正弦函数值并实时地送入数/模转换器，从而合成所需要频率的正弦波信号。这种合成方式具有电路简单、成本低的特点，而且合成信号的频率分辨率很高，但由于受计算机运算速度的限制，合成信号频率较低，一般在几kHz以下，现在较少使用。另一种是利用硬件电路取代计算机的软件运算过程，即利用高速存储器作查询表，通过高速数/模转换器产生已经用数字形式存入的正弦波，合成信号频率可以很高，这是目前使用最广泛的数字频率合成方式。依据DDS的原理，信号频率可通过下式得到： （2-11）在这里，K即为DDS的

33、频率控制字，一般用N比特的二进制数来表示。整个周期的相位分成等份，为DDS时钟频率。根据采样定理的要求，K的最大值应小于M（M=）的二分之一。由此得知，信号频率由时钟频率、频率分辨率位数N和频率控制字K共同决定。信号的瞬时相位为： （2-12）因此，产生线性相位的过程可用一个相位累加器来实现，数字相位图如图2-13所示。图2-13 数字相位图相位累加器在工程实践上一般采用数字全加器和数字寄存器的组合来完成上述的相位累加的过程。为了便于数字化处理，相位的量化是必须的，一般采用N-bits数字全加器和N-bits数字寄存器构成的相位序列的物理实现结构。相位累加器由N位加法器与N位累加寄存器级联构成

34、，每来一个时钟脉冲，加法器将频率控制数据K与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟的作用下继续与频率控制数据相加。这样，相位累加器在参考时钟的作用下，进行线性相位累加，当相位累加器累加达满幅值时，就会产生一次溢出，完成一个周期性的动作，这个周期就是DDS合成信号的一个频率周期，即累加器的溢出频率就是DDS输出的信号频率。当相位累加器的宽度为16比特，若时钟频率为100MHz，则最小分辨率（即频率步进）为：这时输出频率与实际计算频率必然存在误差，增加累加器的位数

35、使其误差小到可以忽略的程度。如果时钟频率为100MHz，累加器为32比特时，最小频率分辨率为：相位累加器输出的信息是信号的瞬时相位值，需要经过相位幅度转化器，将相位信息转换成相对应的幅度信息。用查找表的方法来实现，是将一个圆周周期的正弦函数的幅度值存储在ROM中，根据相位累加器输出的相位值来对其查表。ROM在将相位信息转换为幅度信息时，执行如下转换： （2-13）DDS是将相位累计器输出的N比特数据作为ROM的寻址地址，但是一般ROM的容量有限，其容量空间远小于相位累加器输出数据所能寻址的空间。例如，一个ROM能够存储个S比特的数据，如果正弦信号的幅度也用S比特来量化，则表示ROM中只能够存储

36、个正弦波样点，在一般情况下，所以，在实际应用中，只能使用相位累加器输出的N位数据中的高L位来驱动ROM。由于正弦函数是非线性函数，在将累加器输出的相位值转换为ROM表的正弦函数的幅度值时，因为相位累加器的输出相位信息被截断，产生的量化误差的大小直接影响杂散信号的性能。一般地来说，当相位累加器的输出数据宽度N一定时，L越大，即波形表存储深度越深，由数字相位数据截断引起的输出信号的杂散越小。在方案中，利用了DDS技术来实现频率调制器。由这种方法构成完整的调频波形，具有较高的精度和稳定性。在数字调制器内，由数控振荡器提供32bit数字信号形成载波信号，在数字域内的调制是一个理想的线性系统。对于同步广

37、播来说，载波相位可调整，直接数字频率合成方式只需改变相位累加器的初始值就能实现相位变化，充分保证相位的精度。的瞬时角频率，可以通过对信号的相位求导得到，即： （2-14）从上式可以看到，信号是通过改变调频信号的瞬时角频率，来实现调频调制的功能。分析式（2-14）和式（2-11）可以得到，使用DDS技术来改变瞬时角频率，只需要改变式（2-11）中的K值，就可以改变输出信号的频率。在频率字寄存器前再加入一个频率字累加器，将载波信号频率控制字与立体声数字信号的瞬时幅度值按一定比例相加，同时在相位-幅度变换器之后加入高速DAC和低通滤波器，就可以产生所要求频偏的模拟调频信号，实现框图如图2-14。图2

38、-14 DDS实现频率调制的基本结构图（2）锁相环模块的原理锁相环（PLL）频率合成技术是利用锁相环路的窄带跟踪特性来得到不同的频率，它是锁相环技术及数字电路发展和应用的结果。锁相环是一个相位误差控制系统，它比较参考信号和压控振荡器经分频器后的信号之间的相位差，用产生的误差控制电压来调整压控振荡器的频率，以达到与参考信号倍频的关系。锁相式频率合成器一般由鉴相器、环路滤波器、压控振荡器和分频器四个部件组成。如图2-15所示。图2-15 锁相环路的基本框图锁相式频率合成技术由于采用环路低通滤波器而具有很好的窄带跟踪特性，可以很好地选择所需频率的信号，降低杂散电平。由于避免使用了大量的滤波器，它具备

39、结构简单、体积小巧、调试方便、重量轻、成本低、易集成、易生产等特点，因此应用前景广阔。DDS芯片的最高工作时钟为1GHz，为了能够得到较好的时域波形，减小杂散分量的大小，改变杂散信号的分布，设计中将DDS的工作时钟定为1GHz。此时从频谱上看，能量较大的镜像分量离调频信号载波较远，可以通过滤波器进行抑制，降低了滤波器设计的难度。但是，在应用到同步广播时，时钟基准采用的GPS时钟，频率为10MHz，所以需要通过锁相式频率合成技术，产生频率为1GHz的正弦信号，作为DDS芯片的工作时钟，从而实现频率同步。由于这里只需要输出单一频率的信号，所以可以选用整数分频锁相环来构建一个低相躁的频率源。（3）射

40、频信号的处理由于DDS输出信号的频谱中含有较多的杂散分量，如果不对它进行处理，就会干扰其它频段的正常通信。所以，需要在激励器的输出端加一个带通滤波器，保留87108MHz带内的信号，滤除带外干扰信号。设计中还需要用到的低噪声射频放大器，这需要根据信号通路的功率预算选择合适的放大器。由于DDS输出的信号功率不大，所以可以选用3dB压缩点较小的放大器。但是，这种射频放大器，一般是固定增益的，因此，这需要根据实际情况设计或T电阻衰减网络，来控制输出信号的功率衰减量，从而实现最佳性能。2.2.4 控制与显示模块整个系统通过按键和液晶显示模块来实现人机交互。液晶显示模块完成操作界面的显示，可以通过按键修

41、改系统工作参数，系统将已设置的工作参数保存起来，并保证掉电不丢失。同时，控制模块还将已设置的工作参数传递给数字信号处理模块，使其按照设置的参数进行工作。控制与显示模块主要包含单片机电路、面板按键电路、液晶显示电路和串行通信电路。这一部分的工作原理较为简单，可以通过如下的描述进行阐明。单片机首先需要控制液晶显示电路，将界面呈现给使用者；然后，使用者通过面板按键电路，修改参数，以中断方式告知单片机，单片机响应中断，修改参数，并将修改后的信息传输给FPGA，同时修改液晶显示的参数值。控制板的软件编写和仿真均是在基于Keil C的Silicon Laboratories IDE环境下实现的，通过JTA

42、G接口可以很方便地将程序下载到C8051F020的Flash存储器中，并且可以进行在线调试。软件设计采用模块化程序结构，主要程序模块包括C8051F020初始化、液晶显示、按键中断子程序、工作参数存储程序、数据通信模块和液晶保护程序。控制板的工作流程如下：系统通电后，C8051F020进行初始化，完成各寄存器的配置；读取保存在Flash存储器128B临时存储区中的数据，对工作参数进行初始设置；将设置好的工作参数发送给信号处理部分，实现数字调频激励器的初始化；液晶显示模块显示初始界面及液晶保护中断设置。按键控制和液晶保护通过中断方式来实现。软件流程如图2-16所示。开始初始化读存储器工作参数，传

43、送工作参数关中断图2-16 软件流程图液晶显示初始界面允许外部中断0，允许T2中断开中断当开机上电后，等待一段时间以后，液晶显示模块转入初始化界面。初始化完成之后，界面转入设置菜单。设置菜单结构如图2-17所示。射频设置音频设置调制设置同步设置系统维护恢复默认值中心频率设置输出功率设置比射频开关控制设置功率输出功率控制电压音量设置音频输入音频声道静音设置左声道右声道内部模拟数字单声道立体声调制度设置导频频偏设置预加重设置音频时延导频时延同步模式频标选择内部10MHz外部10MHz日期时间设置参数存储数字音频模拟音频本振锁相环核心板保存工作参数调用工作参数状态检测图2-17 显示菜单结构图3硬件

44、实现3.1 主体硬件实现框架项目的硬件平台主要包括：信号处理板、控制与显示板和电源模块。信号处理板包括：数字和模拟立体声信号的调理和采样电路、FPGA的处理及外围辅助电路、DDS及其时钟的锁相环电路，以及射频滤波、放大电路。控制与显示板包括：单片机及其外部电路，以及面板按键电路和液晶显示模块。电源模块主要是实现将220V的交流电转换为+5V、-12V和+12V的直流电压，为整个设备中各个模块提供电压。以下是整个硬件系统的框图（图3-1）。Spartan3 XC3S1000 FG456 -4OPA1632AD9858CS8420C8051F020JS14440图形点阵VFD带通滤波器和射频放大器

45、NE5532NE5532PCM4202NE5532OPA1632MAX232ADF4106AD7686按键BS616LV2013图3-1 数字调频激励器的系统框图3.2 各关键模块的硬件设计与实现3.2.1 模拟音频采集电路的设计这部分电路对左、右声道输入的模拟音频信号完成信号调理和低通采样。信号调理部分完成信号的限幅和放大功能，将小信号放大，从而提高小信号时ADC的采样有效位数，同时，当输入信号幅度较大时，可以防止由于信号过大而损坏后级电路。这里用了低噪声运算放大器NE5532和OPA1632，在音频领域应用主要关注的性能指标有增益带宽积、等效输入噪声电压等。在音频采样部分，采用了24bit

46、音频ADC芯片PCM4202。这块芯片内集成了数字抽取滤波器功能，具有相当高的滤波性能和低的延迟；并且，这一块芯片可以对左、右声道的信号同时进行采样，并且通过左对齐、右对齐或格式将音频数据传出，这里采用了的方式。同时，这块芯片采用调制技术了，使用256倍过采样和噪声成形技术，减少了音频带内（20Hz20kHz）的噪声，从而提高了芯片的信噪比，其动态范围可达118dB，总谐波失真加噪声达-105dB。以下是模拟音频处理电路的原理图（图3-2、3-3所示）。图3-2 模拟音频信号调理部分图3-3 PCM4202的外围电路3.2.2 数字音频接收电路的设计数字音频信号通过AES3、S/PDIF格式输入，同时由于外部数字音频信号的采样速率可能不同于本系统的音频采样频率，所以要进行数字音频的格式调整和采样速率的转换。这里采用了Crystal公司的24比特数字音频采样率转换芯片CS8420，它可以实现AES3、S/PDIF音频数据格式和串行音频数据格式之间的相互转换，并可以提取输入音频信号的采样频率，同时通过SRC（采样率转换）模块，实现采样速率转化。另外，它还以通过配置寄存器实现AES3、S/PDIF拆帧和组帧