数电组合逻辑电路练习题ppt课件.ppt

上传人：小飞机

文档编号：1930883

上传时间：2022-12-26

格式：PPT

页数：46

大小：1.85MB

《数电组合逻辑电路练习题ppt课件.ppt》由会员分享，可在线阅读，更多相关《数电组合逻辑电路练习题ppt课件.ppt（46页珍藏版）》请在三一办公上搜索。

1、第 1 页,数字电子技术自测练习,第 3 章组合逻辑电路,第 2 页,数字电子技术第 3 章组合逻辑电路单项选择题,1、组合逻辑电路在结构上 ( ) 。,根据组合逻辑电路任一时刻的输出信号，仅取决于该时刻的输入信号，而与输入信号作用前电路所处的状态无关的功能特点，在结构上仅由门构成且没有反馈。,第 3 页,数字电子技术第 3 章组合逻辑电路单项选择题,2、下列对组合逻辑电路特点的叙述中，错误的是 ( ) 。,组合逻辑电路在结构上，仅由门构成，没有反馈，没有存储元件。因而在逻辑功能上，当时的输入信号决定着当时的输出信号。,第 4 页,数字电子技术第 3 章

2、组合逻辑电路单项选择题,3、下列器件中，实现逻辑加法运算的是 ( ) 。,半加器、全加器、加法器等电路，是实现算术加法运算而不是实现逻辑加法运算。或门电路不是实现逻辑加法运算。,第 5 页,数字电子技术第 3 章组合逻辑电路单项选择题,4、可以有多个输入信号同时有效的编码器是 ( ) 。,二进制编码器、二十进制编码器（ 8421BCD码编码器是二十进制编码器的一种），其输入量有约束，任一时刻只允许一个输入信号有效，只对有效的一个输入信号进行编码。即限制输入方式保证任一时刻只对一个输入信号进行编码。优先编码器，输入量无约束，允许同一时刻有多个输入信号有效，但只对其中一个优先级别高

3、的输入信号进行编码。即电路能选择一个输入信号进行编码。,第 6 页,数字电子技术第 3 章组合逻辑电路单项选择题,5、3线 8线译码器74LS138，当控制端使其处于不译码状态时，各输出端的状态为 ( ) 。,74LS138是 0 输出有效的 3线 8线译码器，处于不译码状态时各输出端应无输出，即为全为1状态。,第 7 页,数字电子技术第 3 章组合逻辑电路单项选择题,6、下列不是3线 8线译码器74LS138 输出端状态的是 ( ) 。,译码工作时，74LS138是 0 输出有效的 3线 8线译码器，每输入一组代码，8个输出端只有1个输出端为0，其他输出端为1；处于不译码状态

4、时各输出端全为1 。,第 8 页,数字电子技术第 3 章组合逻辑电路单项选择题,7、n 位代码输入的二进制译码器，每输入一组代码时，有输出信号的输出端个数为 ( ) 。,二进制译码器工作时，将所输入的一组代码翻译成唯一的一个十进制数。因此，每输入一组代码仅1个输出端有输出信号。,第 9 页,数字电子技术第 3 章组合逻辑电路单项选择题,第 10 页,数字电子技术第 3 章组合逻辑电路单项选择题,9、4位二进制译码器，其输出端个数为 ( ) 。,二进制译码器，工作时将输入变量的全部取值组合都翻译成十进制数。 4位二进制译码器，有4个输入变量，应译成 24 = 16 个十进制数

5、，即有16个输出端。,第 11 页,数字电子技术第 3 章组合逻辑电路单项选择题,10、集成4位二进制数据比较器为最低位芯片时，级联输入端（扩展端）的接法是 ( ) 。,集成4位二进制数据比较器的输出是由比较输入、级联输入（扩展输入）共同决定的，级联输入是更低位的比较结果（不是数本身）。比较时，高位能确定出大小关系则不看低位，高位相等时由低位决定比较结果。因此，比较器为最低位芯片时级联输入端（扩展端）的接法是： (ab)=0, (a=b)=1, (ab)=0,第 12 页,数字电子技术第 3 章组合逻辑电路单项选择题,11、4选1数据选择器，地址输入量为 A1、A0 ，数据输

6、入量为 D3、D2 、 D1、D0 , 若使输出Y = D2，则应使地址输入A1A0 = ( ) 。,第 13 页,数字电子技术第 3 章组合逻辑电路单项选择题,12、如图所示的组合逻辑电路，所实现的逻辑功能为 ( ) 。,第 14 页,数字电子技术第 3 章组合逻辑电路单项选择题,13、由3线8线译码器芯片74LS138构成的电路如图所示，其输出表达式为 ( ) 。,由逻辑图写出逻辑表达式：,第 15 页,数字电子技术第 3 章组合逻辑电路单项选择题,14、图示为用3线 8线译码器74LS138 构成的4路数据分配器，在地址 A1、A0 的控制下可将数据D 分配到 F0

7、F3 不同的输出端。当F0 = D时， A1A0 应为 ( ) 。,第 16 页,数字电子技术第 3 章组合逻辑电路单项选择题,15、图示为用4位加法器构成的8421BCD码监视器，当输入的代码A3A2 A1A0 为伪码 1010 1111 时，其输出F = ( ) 。,A3A2 A1A0 为伪码 1010 1111 时，分别和 0110 进行算术加法运算，使进位输出 CO = 1, 即 F = 1。,第 17 页,数字电子技术第 3 章组合逻辑电路单项选择题,第 18 页,数字电子技术第 3 章组合逻辑电路单项选择题,17、由4选1数据选择器构成的电路如图所示，其最简与

8、或表达式为 ( ) 。,第 19 页,数字电子技术第 3 章组合逻辑电路单项选择题,18、用下列器件分别设计组合逻辑电路时，需要进行函数化简的是 ( ) 。,用门电路设计组合逻辑电路，所用器件的数量与函数式的繁简程度有关，函数式越简单，所用器件数量越少。用译码器、数据选择器设计组合逻辑电路，只需将函数是转换成与所用器件的逻辑函数一致的形式。加法器一般只适合于输出和输入相差一个常数的逻辑问题的设计。,第 20 页,数字电子技术第 3 章组合逻辑电路单项选择题,第 21 页,数字电子技术第 3 章组合逻辑电路单项选择题,第 22 页,数字电子技术第 3 章组合逻辑电路

9、单项选择题,第 23 页,数字电子技术第 3 章组合逻辑电路单项选择题,22、在设计8421BCD码的译码器时，可以做为无关项在设计中加以利用的伪码为 0000 1111 中16 种状态的 ( ) 。,8421BCD码的取值范围为 0000 1001，是 0000 1111 中的前10个状态。因此， 0000 1111中的后6个状态为伪码。,第 24 页,数字电子技术第 3 章组合逻辑电路单项选择题,23、4选1数据选择器的地址输入为A1 、 A0 ，数据输入为D0、D1 、D2、D3 ，若用他实现逻辑函数 F = A + B ，且A、B作地址输入量，则要求数据输入端D0D1 D

10、2D3为 ( ) 。,第 25 页,数字电子技术第 3 章组合逻辑电路单项选择题,24、下列中规模组合逻辑器件中，能够将并行数据转换成串行数据的是 ( ) 。,数据选择器具有在地址输入量的控制下，从多个输入数据中选择一个做输出的功能。当按时序依次选择一个输入数据做输出时，即可实现将并行数据转换成串行数据。,第 26 页,数字电子技术第 3 章组合逻辑电路单项选择题,25、若用4选1数据选择器通过两级选择方式构成16选1数据选择器，所用4选1数据选择器的个数为 ( ) 。,16选1数据选择器有16个数据输入端，用4个 4选1数据选择器构成有16个数据输入端的第一级，再用1个4选1数

11、据选择器构成对前4个数据选择器的输出进行选择的第二级。共用5个4选1数据选择器。,第 27 页,数字电子技术第 3 章组合逻辑电路单项选择题,26、集成4位二进制数据比较器的比较输入为A3A2 A1A0 、B3B2 B1B0，级联输入端（扩展端）接成 (ab)=0、(a=b)=1、 (ab)=0 ，当用于比较2个三位二进制数A2 A1A0 、B2 B1B0的大小、相等关系时，应使比较器的A3、B3 为 ( ) 。,级联输入端（扩展端）接成 (ab)=0、(a=b)=1、 (ab)=0 时，比较结果由比较输入端决定，比较方式是：高位相等时由低位决定比较结果。,第 28 页,数字电子技术

12、第 3 章组合逻辑电路单项选择题,27、下列函数中，不存在竞争冒险的是 ( ) 。,第 29 页,数字电子技术第 3 章组合逻辑电路单项选择题,28、下列函数中，存在竞争冒险的是 ( ) 。,第 30 页,数字电子技术第 3 章组合逻辑电路单项选择题,第 31 页,数字电子技术第 3 章组合逻辑电路单项选择题,30、中规模集成组合逻辑电路，其不使用输出端的接法是 ( ) 。,输出端可对外输出高、低电平信号，若将其接地、接电源、接高电平，将会损坏输出端。因此，不使用的输出端应将其悬空，即什么都不接。,第 32 页,数字电子技术第 3 章组合逻辑电路填空题,1、若

13、一个逻辑电路，其任一时刻的输出信号仅取决于该时刻取值的组合，而与电路以前的无关，则该逻辑电路称为组合逻辑电路。,输入信号状态,组合逻辑电路在结构上，仅由门构成，没有反馈，没有存储元件。因而在逻辑功能上，当时的输入信号决定着当时的输出信号。,第 33 页,数字电子技术第 3 章组合逻辑电路填空题,2、实现两个一位二进制数相加，产生一位和值及一位进位值，但不考虑低位来的进位的加法器称为；将低位来的进位与两个一位二进制数一起相加，产生一位和值及一位向高位进位的加法器称为。,半加器全加器,半加器，仅对加数、被加数两个一位二进制数进行算术加运算，不考虑低位来的进位数；全加器，对加数、

14、被加数及低位来的进位数三个一位二进制数进行算术加运算。,第 34 页,数字电子技术第 3 章组合逻辑电路填空题,3、一个半加器的输入为 Ai、Bi ，其和输出逻辑表达式Si = ，进位输出逻辑表达式Ci+1 = 。,Si = AiBi Ci+1= AiBi,第 35 页,数字电子技术第 3 章组合逻辑电路填空题,4、一个全加器，当输入 Ai = 1 、Bi = 0、Ci = 1 时，其和输出 Si = ，进位输出Ci+1 = 。,0 1,三个相加的数进行算术加运算： 1+ 0 +1 = 10本位的和数为 0，向高位的进位数为1。,第 36 页,数字电子技术第 3 章组合逻辑

15、电路填空题,5、优先编码器的输入信号没有约束，可以同时出现多个有效电平，但只对进行编码。,一个优先级高的输入信号,优先编码器对所有的输入信号预先设置优先级，当同一时刻有多个输入信号有效时，电路能选择一个优先级别高的输入信号进行编码。,第 37 页,数字电子技术第 3 章组合逻辑电路填空题,6、二进制编码器、二十进制编码器、优先编码器中，对输入信号没有约束的是。,优先编码器,任何编码器都是任一时刻只对一个输入信号进行编码。二进制编码器、二十进制编码器在输入时进行约束限制，只允许一个信号输入。优先编码器由电路进行选择，当同一时刻有多个输入信号有效时，选择一个优先级别高的输入信号

16、进行编码。,第 38 页,数字电子技术第 3 章组合逻辑电路填空题,7、一位数据比较器，若A、B为两个一位数码的表示变量，当 AB 时输出 Y =1，则输出 Y 的表达式为 Y = 。,第 39 页,数字电子技术第 3 章组合逻辑电路填空题,8、如图所示的组合逻辑电路，输出逻辑表达式 Y = 。,由门的运算关系，由输入端到输出端逐级写出逻辑表达式再化简：,第 40 页,数字电子技术第 3 章组合逻辑电路填空题,9、由4位加法器74LS283构成的组合逻辑电路如图所示，逻辑功能是。,将余3码转换成8421BCD码,4位加法器 74LS283 的进位输入 CI = 0,

17、被加数输入B3 B2 B1 B0 = 1101,输出关系式： WXYZ = DCBA + 1101 是余3码转换成8421BCD码的关系式。,第 41 页,数字电子技术第 3 章组合逻辑电路填空题,10、如图所示的组合逻辑电路，其输出逻辑表达式 F(A,B,C) =m ( ) 。,3，5，6，7,第 42 页,数字电子技术第 3 章组合逻辑电路填空题,11、如图所示的组合逻辑电路，当输入 ABC = XYZ 时，输出F = ，当输入 ABC XYZ 时，输出 F = ，该电路的逻辑功能是。,0 1 对2个三位二进制数进行同比较,第 43 页,数字电子技术第 3 章组合逻

18、辑电路填空题,12、如图所示的组合逻辑电路，其输出逻辑表达式为F= 。,由逻辑电路的输入端到输出端逐级写出逻辑表达式：,第 44 页,数字电子技术第 3 章组合逻辑电路填空题,13、实际的组合逻辑电路中，信号经过不同的路径到达某点时会产生时差，这种时差现象称为，由此可能产生的错误输出称为组合逻辑电路的。,竞争冒险,第 45 页,数字电子技术第 3 章组合逻辑电路填空题,14、如果某个逻辑门的两个输入变化，并且这两个信号的变化存在，则这个逻辑门的输出可能出现险象。,相反时差,第 46 页,数字电子技术第 3 章组合逻辑电路填空题,15、消除竞争冒险现象的一般方法有、引入封锁脉冲和接滤波电容等。,增加冗余项,End,