快速仿真和数模混合仿真软件ppt课件.ppt

《快速仿真和数模混合仿真软件ppt课件.ppt》由会员分享，可在线阅读，更多相关《快速仿真和数模混合仿真软件ppt课件.ppt（104页珍藏版）》请在三一办公上搜索。

1、1,电路仿真、快速仿真和 数模混合仿真软件介绍,浙江大学ICLAB实验室韩 雁 教授2017年9月,2,目录,3,三大EDA软件公司,EDA（Electronic Design Automation）CadenceSynopsys（收购Avanti，Magma）Mentor Graphics,背景,Spectre,Ultrasim,Spectre-Verilog,演示,4,高精度电路仿真器,Spectre/SpectreRF(cadence)Hspice/HspiceRF(avanti)Ads(Agilent主要针对RF)Eldo(Mentor Graphics)Saber(Synopsys)

2、,背景,Spectre,Ultrasim,Spectre-Verilog,演示,5,各种仿真器简介,SPICE：由UC Berkeley开发，用于非线性DC分析，非线性瞬态分析和线性AC分析。Hspice：作为业界标准的电路仿真工具，它自带了许多器件模型，包括小尺寸的MOSFET。Cadence提供了hspice的基本元件库，并提供了与Hspice的全面借口Spectre：由Cadence开发的电路仿真器，在SPICE的基础上进行了改进，使得计算的速度更快，收敛性更好。,背景,Spectre,Ultrasim,Spectre-Verilog,演示,6,Cadence软件简介,Cadence 提

3、供了一个大型的EDA软件包，它包括：ASIC设计 全定制IC设计工具Virtuoso、Schematic Composer 电路仿真工具Analog Design EnvironmentPCB设计FPGA设计,背景,Spectre,Ultrasim,Spectre-Verilog,演示,7,Cadence中的Spectre仿真步骤,启动Cadence建立可进行Spectre仿真的单元文件编辑可进行Spectre仿真的单元文件仿真环境的设置（重点）仿真结果的显示以及处理分模块仿真（建立子模块）仿真实例,Spectre,Ultrasim,Spectre-Verilog,演示,背景,8,Cadenc

4、e软件启动,创建启动软件的目录：mkdir filename（任意名）进入该目录：cd filename寻找cadence环境变量 source /opt/demo/cdsmmsim7_cal11.env启动软件：icfb&,Spectre,Ultrasim,Spectre-Verilog,演示,背景,9,建立单元文件,主窗口分为命令解释窗口（command interpreter window，CIW）、命令行以及主菜单。命令解释窗口会给出一些系统信息（如出错信息，程序运行情况等）。在命令行中可以输入某些命令。主菜单包括：File菜单Tools菜单Options菜单,Spectre,Ultr

5、asim,Spectre-Verilog,演示,背景,10,File菜单,在File菜单下，主要的子菜单项有New、Open、Exit等New菜单项的子菜单下有Library、Cell view两项。Library项打开New Library窗口，Cell View项打开Create New File窗口。Open菜单项打开相应的Open File窗口。Exit项退出Cadence软件包,Spectre,Ultrasim,Spectre-Verilog,演示,背景,11,Library，Cell以及View,Library（库）的地位相当于文件夹，它用来存放一整个设计的所有数据，包括子单元（c

6、ell）以及子单元中的多种视图（View）。新建时注意选择是否链接techfile。Cell（单元）可以是一个简单的单元，如一个与非门，也可以是比较复杂的单元（由symbol搭建而成）。View则包含多种类型，常用的有schemetic，symbol，layout，verilog，extracted等等，新建Cellview要注意选择View的类型。,Spectre,Ultrasim,Spectre-Verilog,演示,背景,12,Tools菜单,在Tools菜单下，比较常用的菜单项有：Library ManagerLibrary Path EditorTechnology File Man

7、ager第一项项打开的库管理器。在窗口的各部分中，分别显示的是library，Cell，View相应的内容。,Spectre,Ultrasim,Spectre-Verilog,演示,背景,13,Tools子菜单,Library Path Edirot可以对本用户的文件路径进行修改,Spectre,Ultrasim,Spectre-Verilog,演示,背景,Technology File Manager基本上都是和工艺相关的功能和设置。比较常用的是Edit Layres，可以在版图编辑时修改原始图层的一些属性。,14,Options菜单,Options菜单主要是对Cadence的一些参数进行调

8、整和设置，如快捷键等。一般无需设置，直接使用默认设置即可。,Spectre,Ultrasim,Spectre-Verilog,演示,背景,15,编辑单元文件,选择主窗口File-Open-Open file，打开相应的Schematic View，即进入了Composer-Schematic Editing 窗口，如右图所示。,Spectre,Ultrasim,Spectre-Verilog,演示,背景,16,Spectre,Ultrasim,Spectre-Verilog,演示,背景,工具栏介绍,17,Spectre,Ultrasim,Spectre-Verilog,演示,背景,添加元器件,

9、点击工具栏上的“Instance”或者快捷键“i”,基本的理想元器件，如NMOS PMOS 电阻 电容 电压源 电流源 等等 都在analoglib库里。,注意！View要选择symbol,18,Spectre,Ultrasim,Spectre-Verilog,演示,背景,常用analoglib库的元器件,19,Spectre,Ultrasim,Spectre-Verilog,演示,背景,元器件symbol视图,20,Spectre,Ultrasim,Spectre-Verilog,演示,背景,快捷键以及功能,x：检查并存盘 s：存盘 ：缩小：放大f：整图居中显示u：撤销上一次操作Esc：清楚

10、刚键入的命令c：复制shift+N：添加标号g：查看错误w：连线（单线）,m：移动shift+m（M）：移动器件但不移动连线Delete：删除i：添加元器件p：添加端口r：旋转器件并拖动连线q：属性编辑l（小写L）：添加线名shift+l（大写L）：标注N：添加几何图形W：连线（总线）,21,Spectre,Ultrasim,Spectre-Verilog,演示,背景,附加功能,快捷键：F3,22,Spectre,Ultrasim,Spectre-Verilog,演示,背景,仿真环境的设置（重点）,Composer-schematic界面中的Tools-Analog Environment项可

11、以打开Analog Design Environment窗口，如下图所示。,23,Spectre,Ultrasim,Spectre-Verilog,演示,背景,Analog Design Simulation菜单介绍,24,Spectre,Ultrasim,Spectre-Verilog,演示,背景,工具栏介绍,25,Spectre,Ultrasim,Spectre-Verilog,演示,背景,Analyses菜单,选择仿真类型。Spectre的分析有很多种，如右图所示，最基本的有：tran（瞬态分析）dc（直流分析）ac（交流分析）,26,Spectre,Ultrasim,Spectre-V

12、erilog,演示,背景,tran（瞬态分析）,可选择三种仿真精度：宽松的（liberal）：仿真速度最快，但是精度最低，适合数字电路或者是变化速度较低的模拟电路。适合的（moderate）：仿真器默认的设置，精确度类似于用Spice2计算的仿真结果保守的（conservative）：具有最高的精度但速度最慢，适合较敏感的模拟电路,27,Spectre,Ultrasim,Spectre-Verilog,演示,背景,dc（直流分析）,dc（直流分析）可以在直流条件下Temperature、Design Variable、Component Parameter、Model Parameter进行扫

13、描仿真。例如：对温度的扫描（测量温度系数），电路随电源电压变化曲线等。,28,Spectre,Ultrasim,Spectre-Verilog,演示,背景,ac（交流分析）,ac（交流分析）是分析电路性能随着运行频率变化而变化的仿真。即可以对频率进行扫描也可以在某个频率下进行对其它变量的扫描。,29,Spectre,Ultrasim,Spectre-Verilog,演示,背景,Variables 菜单,Variables菜单包括Edit等菜单项。可以对变量进行添加、删除、查找、复制等操作。变量（Variables）既可以是电路中元器件的某一个参量，也可以是一个表达式。变量将在参量扫描（Para

14、metric anlysis）时用到。,30,Spectre,Ultrasim,Spectre-Verilog,演示,背景,Tools菜单,Tools内包含了：参变量分析工艺角仿真蒙特卡洛仿真参数优化器计算器结果浏览器等非常实用的工具,31,Spectre,Ultrasim,Spectre-Verilog,演示,背景,参量分析菜单,Tools/Parametric Analysis：它提供了一种很重要的分析方法参量分析方法，即参量扫描，用户自定义的变量（variables）进行扫描，从而找出最合适的值。,32,Spectre,Ultrasim,Spectre-Verilog,演示,背景,结果浏

15、览菜单,Tools/Results Browser：提供了电路中各个元件的重要参数。比如DC仿真后，MOSFETS的实际Vth，gm等参数。,33,Spectre,Ultrasim,Spectre-Verilog,演示,背景,Outputs菜单,Outputs/To be plotted/selected on schematicSchematic 子菜单用来在电路图上选取要显示的波形（点击连线选取节点电压，点击元件端点选取节点电流）。,Save All选项用来设置是否保存所有节点数据。在较大规模电路仿真时，应选取少量关键节点，以保证仿真成功,34,Spectre,Ultrasim,Spect

16、re-Verilog,演示,背景,Output菜单（续）,Outputs/Setup：当我们需要输出比如带宽、增益等需要计算的值，这时可以在Outputs/setup中设定其名称和表达式。在运行仿真之后，这些输出将会很直观的显示出来。例：标识3db的点，我们用到的表达式如下：bandwidth（VF（“/Out”），3，“low”） 需要注意的是：表达式一般都是通过caculator输入的。Cadence自带的计算器功能强大，除了输入一些普通表达式外，还自带一些特殊表达式，如bandwidth，average等,35,Spectre,Ultrasim,Spectre-Verilog,演示,背景

17、,Calculator的使用,Calculator是一个重要的数据处理工具，可以用来仿真电源抑制比，相位裕度，计算频谱等,36,Spectre,Ultrasim,Spectre-Verilog,演示,背景,Results菜单,37,Spectre,Ultrasim,Spectre-Verilog,演示,背景,仿真结果的显示以及处理,在仿真有了结果之后，如果设定的output有plot属性的话，系统会自动调出waveform窗口，并显示outputs的波形，如左图,38,Spectre,Ultrasim,Spectre-Verilog,演示,背景,PVT仿真,要在不同的PVT（Process，V

18、oltage，Temperature）下对模拟电路进行仿真。P对应的是不同的工艺角类型（MOSFET有ss，sf，tt，fs，ff五种工艺角。电阻，电容，电感，二极管等有三个工艺角）。V指的是电源电压，要求仿真标称值10%电源电压下的电路结果T温度要求对于芯片的应用范围有所不同：民用级是 070工业级是-4085军用级是-55125,39,Spectre,Ultrasim,Spectre-Verilog,演示,背景,分模块仿真,存在问题 在电路越来越复杂的情况下，存在许多重复单元，如果 花时间分别去建立schematic，明显会使工作更繁复。解决方案 我们在建立了一个子电路后，可以将其看作一个

19、整体，建立一个模块，即建立一个symbol（view name），放在用户自己库里作为一个器件（component）来用，这样可以大大减小工作量，提高效率，简化设计,40,Spectre,Ultrasim,Spectre-Verilog,演示,背景,Schematic和symbol图,在Library Manager中分别建立cellview的schematic（view）和symbol（view），如下图所示。两者的Pin的名称和属性必须一致，这样才能建立起一一的对应的关系。,41,Spectre,Ultrasim,Spectre-Verilog,演示,背景,建立子模块的方法,1、直接建立在

20、Library Manager中新建cell，在弹出的窗口的Tool项选择Composer-symbol，即建立的是symbol（view）；用子菜单Add/Shape/Line和Add/Shape/Circle的命令画出所需的形状；用子菜单Add/lable的命令添加标签instanceName；用子菜单Add/Pin的命令添加管脚；用子菜单Add/Selection Box命令添加选择框。2、间接建立打开cell的schematic（view），用子菜单Design/Create Cellview/From Cellview命令。在弹出的窗口里输入相应的名称，单击OK。,42,Spectr

21、e,Ultrasim,Spectre-Verilog,演示,背景,子模块的调用,在Schematic中点击Add instance。然后在library中选中你的子模块所在的library，cellview，symbol。这样就可以调用你设计的子模块了。,43,Spectre,Ultrasim,Spectre-Verilog,演示,背景,FSK电路仿真实例,FSK（Frequency-shift keying）频移键控是利用载波的频率变化来传递数字信息。要求：输入250KHz，03V方波当输入为高电平，输出频率为2MHz信号当输入为低电平，输出频率为4MHz信号,44,Spectre,Ultr

22、asim,Spectre-Verilog,演示,背景,搭建FSK电路,FSK电路如下图所示：,45,Spectre,Ultrasim,Spectre-Verilog,演示,背景,建立Symbol图,为电路创建Symbol之后该电路即可作为模块方便被其它电路调用,46,Spectre,Ultrasim,Spectre-Verilog,演示,背景,建立symbol图（续）,47,Spectre,Ultrasim,Spectre-Verilog,演示,背景,创建仿真电路,创建仿真电路cell以及schematic调用所需各模块并连接,48,Spectre,Ultrasim,Spectre-Veril

23、og,演示,背景,创建仿真电路（续）,49,Spectre,Ultrasim,Spectre-Verilog,演示,背景,设置仿真器,运行Analog Environment设置Model Libraries,50,Spectre,Ultrasim,Spectre-Verilog,演示,背景,Analysis菜单,选择仿真类型。Spectre的分析有很多种，如右图。最基本的有：tran（瞬态分析）dc（直流分析）ac（交流分析）tran（瞬态分析）可选择三种仿真精确度：宽松的（liberal）适中的（moderate）保守的（conservative）,51,Spectre,Ultrasim,

24、Spectre-Verilog,演示,背景,添加观察信号仿真,1,2,3,4,52,Spectre,Ultrasim,Spectre-Verilog,演示,背景,仿真结果,53,仿真结果（续）,54,Spectre,Ultrasim,Spectre-Verilog,演示,背景,频谱分析,55,频谱分析（续1）,56,Spectre,Ultrasim,Spectre-Verilog,演示,背景,频谱分析（续2）,57,Spectre,Ultrasim,Spectre-Verilog,演示,背景,频谱分析（续3）,58,Spectre,Ultrasim,Spectre-Verilog,演示,背景,

25、频谱分析（续4）,59,Ultrasim,Spectre-Verilog,演示,Spectre,背景,Ultrasim仿真技术,传统的SPICE仿真器（例如Spectre、PSPICE）有一些人所共知的局限性，例如仿真容量小（大约只能支持5万有源器件），对较大设计的仿真速度较慢。为了克服这些局限，Cadence推出了第三代SPICE仿真器，即所谓的Fast SPICE仿真器，即ultrasim仿真器，采用了电路划分、多速率仿真和压缩表模型等技术。,60,Ultrasim,Spectre-Verilog,演示,Spectre,背景,软件启动,输入source /opt/demo/cdsmmsim

26、7_cal11.env输入icfb &,61,Ultrasim,Spectre-Verilog,演示,Spectre,背景,Ultrasim仿真环境设置,Ultrasim已经集成在Cadence的仿真流程中，在搭建好电路图并且保存后，从Composer-schematic界面中的Tools-Analog Environment 项就可以打开ADE窗口。,62,Ultrasim,Spectre-Verilog,演示,Spectre,背景,选择仿真器,ADE窗口默认的仿真器为spectre，为了使用Ultrasim仿真器，点击Setup-Simulator/directory/host，弹出对话框

27、如图所示。选择仿真使用的模型，在下图Simulator中选择Ultrasim。,63,Ultrasim,Spectre-Verilog,演示,Spectre,背景,选择仿真类型,如同spectre仿真，通过Setup-Model Library Setup 选择模型文件的路径，并填入仿真模型的工艺角类型。在Analyses菜单中可以选择分析类型，从Analyses-Choose打开如图窗口，选择瞬态分析类型tran，tran的设置只需填入仿真停止时间即可。选择是否保存直流工作点。,64,Ultrasim,Spectre-Verilog,演示,Spectre,背景,选择仿真精度和速度,接下来选择

28、仿真所需要的精度和速度，如图所示，进入simulation菜单，选择Option-Analog。,65,Ultrasim,Spectre-Verilog,演示,Spectre,背景,设定ultrasim仿真环境,然后显示如图所示的simulation option窗口，它有许多选项的设置，包括速度、精度、输出、温度、规模等等。下面将主要介绍一下四项仿真参数的设置：仿真模式仿真速度矩阵分割波形文件格式,66,Ultrasim,Spectre-Verilog,演示,Spectre,背景,仿真模式介绍,Simulation Mode中有6种模式：Digital Fast（DF）Digital Acc

29、urate（DA）Mixed Signal（MS）Analog Multi Rate（AMR）Analog（A）Spice（S）,六种模式的精度依次升高，但是仿真速度依次降低。每种模式所利用的仿真模型有相应的应用。下面将详细介绍每种模式的应用、使用的模型以及仿真的目标精度。,67,Ultrasim,Spectre-Verilog,演示,Spectre,背景,仿真模式介绍（续1）,68,Ultrasim,Spectre-Verilog,演示,Spectre,背景,仿真模式介绍（续2）,Digital Fast（DF）的目标误差精度是S模式的10%以内，为数字电路和存储器的功能验证而设计。用于提供

30、高速仿真。Digital Accurate（DA）用于数字电路和存储器的时序验证、一些PLL和混合信号验证。此模式目标仿真误差小于5%。Mixed Signal（MS）为模拟、混合信号和PLL的应用提供了所需的精确度。此模式的目标误差精度在3%以内。,69,Ultrasim,Spectre-Verilog,演示,Spectre,背景,仿真模式介绍（续3）,Analog Multi Rate（AMR）应用于那些过于敏感而不能使用MS模式的仿真，或者过于复杂而不能使用一个模式的多速率行为。目标误差精度为S模式2%以内。Analog（A）应用于如AD、DA和DC/DC电路等高精度应用。它使用与MS模

31、式相同的典型模型。提供了速度比传统SPICE快3到10倍的仿真。SPICE（S）采用Berkeley SPICE模式，并匹配其他SPICE仿真器（目标误差1%）。,70,Ultrasim,Spectre-Verilog,演示,Spectre,背景,仿真速度设置,speed option可以设置总的公差容忍度tol，tol包括电压、电流等所有的公差容忍度之和。Speed option有八个选项，分别是speed=1,2,3,4,5,6,7,8。其对应tol分别是0.0001，0.001，0.0025，0.005，0.01，0.02，0.04，0.07，精度依次降低。通常，如果精度要求不是很高，可

32、以采用默认设置。注意：精度设置的越高，相应的速度越低,71,Ultrasim,Spectre-Verilog,演示,Spectre,背景,矩阵分割设置,Ultrasim把大的电路矩阵分割成小的矩阵，以加快仿真速度，但同时会损失一些精度。Analog选项用来控制矩阵分割的大小，通常采用默认设置。以下是适用每种analog值的电路Analog=0 适用于数字电路和存储器电路Analog=1 适用于数字电路、存储器电路和混合信号电路Analog=2 适用于混合信号、模拟和射频电路Analog=3 适用于模拟电路和射频电路Analog=4 适用于混合信号电路（高度敏感）,72,Ultrasim,Spe

33、ctre-Verilog,演示,Spectre,背景,波形文件格式的设置,ultrasim支持以多种波形文件格式存储波形，主要有psf和sst2。psf应用很广泛，可以通过cadence的awd和新的wavescan打开。sst2是cadence新的压缩波形文件格式，生成的波形文件最小，可以使用cadence的wavescan和simvision打开。,73,Ultrasim,Spectre-Verilog,演示,Spectre,背景,ADE设置,设置好这些仿真条件后，选择保存所要输出的电压或者电流，点击simulation中的Netlist and Run，即可进行Ultrasim的仿真。,

34、74,Ultrasim,Spectre-Verilog,演示,Spectre,背景,频谱结果,75,Spectre-Verilog,演示,Spectre-Verilog仿真技术,Mixed-Signal Simulator的基本结构以模拟电路仿真器为核心 在处理数模混合电路时将数字部分等效为相应的简化的模拟电路，或者采用解析函数来表示逻辑模块的行为，然后对整个系统采用模拟电路的方法进行仿真。优点：仿真结果精确、能处理的电路规模比较大，模拟速度也有显著提高。缺点：比逻辑仿真器慢很多。同时包含模拟和数字两个仿真核 处理速度快，能处理的电路规模极大，但需要解决模拟仿真核和数字仿真核之间的通信问题；另

35、外，由于数字逻辑仿真器和模拟仿真器的输入、输出数据是不一样的，还须在模拟仿真核和数字仿真核之间实现模拟和数字信号的相互转换,Spectre,背景,Ultrasim,76,Spectre-Verilog,演示,软件启动,source /opt/demo/cdsmmsim7_cal11.envsource /opt/demo/ldv4.envicfb&,Spectre,背景,Ultrasim,77,Spectre-Verilog,演示,数模混合仿真流程,创建模拟电路symbol创建数字电路symbol创建数模混合电路图创建数模混合仿真配置文件打开仿真配置文件设置数模接口电平打开仿真器并设置仿真,S

36、pectre,背景,Ultrasim,78,Spectre-Verilog,演示,创建模拟电路symbol,Spectre,背景,Ultrasim,79,Spectre-Verilog,演示,创建模拟电路symbol（续1）,Spectre,背景,Ultrasim,80,Spectre-Verilog,演示,创建模拟电路symbol（续2）,Spectre,背景,Ultrasim,81,Spectre-Verilog,演示,创建模拟电路symbol（续3）,Spectre,背景,Ultrasim,82,Spectre-Verilog,演示,创建数字电路symbol,Spectre,背景,Ult

37、rasim,保存并退出后软件会提示是否创建symbol,83,Spectre-Verilog,演示,创建数模混合电路图,Spectre,背景,Ultrasim,84,Spectre-Verilog,演示,创建数模混合电路图（续）,Spectre,背景,Ultrasim,85,Spectre-Verilog,演示,创建仿真配置文件,Spectre,背景,Ultrasim,86,Spectre-Verilog,演示,创建仿真配置文件（续1）,Spectre,背景,Ultrasim,87,Spectre-Verilog,演示,创建仿真配置文件（续2）,Spectre,背景,Ultrasim,88,S

38、pectre-Verilog,演示,创建仿真配置文件（续3）,Spectre,背景,Ultrasim,89,Spectre-Verilog,演示,打开仿真配置文件,Spectre,背景,Ultrasim,90,Spectre-Verilog,演示,打开mix-signal选项,Spectre,背景,Ultrasim,91,Spectre-Verilog,演示,设置Partition选项,Spectre,背景,Ultrasim,92,Spectre-Verilog,演示,设置数模接口,Spectre,背景,Ultrasim,低电平,高电平,93,Spectre-Verilog,演示,设置数模接口

39、（续）,Spectre,背景,Ultrasim,下降时间,上升时间,94,Spectre-Verilog,演示,打开仿真器并设置,Spectre,背景,Ultrasim,95,Spectre-Verilog,演示,打开仿真器并设置（续1）,Spectre,背景,Ultrasim,96,Spectre-Verilog,演示,打开仿真器并设置（续2）,Spectre,背景,Ultrasim,在进行数模仿真时scale的设置要和模拟仿真中的scale保持一致,97,Spectre-Verilog,演示,仿真结果,Spectre,背景,Ultrasim,数字输出,输入,使能,模拟输出,98,Spect

40、re-Verilog,演示,Spectre,背景,Ultrasim,演示,FSK数模混合仿真演示,99,作业,数模混合仿真作业：搭建模拟FSK调制器，输入信号为：250 KHz，03 V方波数字分频器对模拟部分的输出信号进行2分频最终输出结果为：当输入为低电平时，输出频率为4M Hz 方波信号当输入为高电平时，输出频率为2M Hz 方波信号,100,Thanks for your time !,EMAIL: TEL: 0571-87953116,101,参考答案,FSK调制器电路图（含元器件参数，SMIC 40nm工艺）,102,参考答案（续1）,数字分频器verilog代码：module div2 (d_in,en,d_out);input d_in,en;output d_out;reg d_out;always(posedge d_in) if(!en) d_out=0; else d_out=d_out;endmodule,103,参考答案（续2）,输出波形,数字输出,使能,输入,模拟输出,104,参考答案（续3）,输出频谱,