数字逻辑电路第4章时序逻辑电路ppt课件.ppt
《数字逻辑电路第4章时序逻辑电路ppt课件.ppt》由会员分享,可在线阅读,更多相关《数字逻辑电路第4章时序逻辑电路ppt课件.ppt(38页珍藏版)》请在三一办公上搜索。
1、第6章时序逻辑电路,学习目标:1.掌握CMOS时序逻辑电路的特点与分析方法。2.了解同步和异步的二十进制计数器的特点 及其工作过程的区别,寄存器和锁存器的区别。3.掌握CMOS时序逻辑电路的一般设计方法, 特别是同步时序逻辑电路的设计方法。,4.熟练掌握“反馈清零法”、“反馈置数法”、“进位输出置数法”和“级联法”,利用中规模集成芯片构成任意进制计数器的方法。熟练掌握同步与异步归零逻辑方面的差异,同步与异步置数逻辑方面的差异。5.会运用中规模CMOS芯片实现指定逻辑功能的数字产品。,图6.9 用计数器CC4033构成的数字时钟的电路,6.2.2 时序逻辑电路的设计方法,1. 时序逻辑电路的设计
2、步骤。根据要求实现的逻辑功能,求出满足此功能的最简单的时序逻辑电路的过程,称为时序逻辑电路设计。一般步骤如下:(1)分析设计要求,建立原始状态图或原始状态转换表。首先分析给定的逻辑问题,确定输入、输出变量,并且定义其对应的意义;再设定电路的状态数,将电路的状态按顺序编号,然后按照题意画出原始状态图或原始状态转换表。(2)进行状态化简,求出最简状态图。在原始状态图中,凡是输入相同输出也相同,要转换的次态也相同的状态,皆称为“等价状态”。状态化简就是将多个等价状态合并,丢掉多余状态,从而得到“最简状态”。,(3)状态分配。状态分配又叫做状态编码或状态赋值。若最简状态图中状态数为N,则触发器的数目n
3、应满足关系:2 nN2 n-1 。一般情况下,可以从各种不同分配方案中,选择最佳状态编码方案,可以使设计电路最简单。(4)选定触发器的类型,求出时钟方程、输出方程、状态方程和驱动方程。可供选择的触发器有JK触发器、D触发器。根据简化状态图及状态编码,可作出电路次态和输出的卡诺图,并从卡诺图中分别求出电路状态方程和输出方程;再根据触发器类型,将状态方程转换为触发器特性方程的形式,便求得电路的驱动方程。,(5)画逻辑电路图。根据求出的时钟方程、驱动方程、输出方程及选定触发器的类型,便可画出所要设计的逻辑电路图。(6)检查设计的电路能否自启动。把无效状态代入电路检查,在时钟脉冲作用下能够进入有效循环
4、,则说明该电路有自启动能力。如果无效状态形成了循环,则说明该电路不能自启动,则应采取两种措施解决。一种是修改逻辑设计电路,另一种是通过预置数的方法,将电路的初始状态值置成有效状态之一。,6.5.2 计数器,按照CP脉冲的输入方式可分为同步计数器和异步计数器。按照计数规律可分为加法计数器,减法计数器和可逆计数器。按计数容量N又可划分为二进制计数器和非二进制计数器,n代表计数器中有触发器的数,N代表计数过程中所经历的有效状态总数,又称为“计数长度”。,结论:,计数器的功能:不仅可以计数也可作为分频器。,同步计数器,异步计数器,加计数器,减计数器,可逆计数器,加计数器,减计数器,可逆计数器,290
5、典型集成同步计数器 集成计数器是厂家生产的通用芯片,其函数关系已经固定,状态分配编码不能改变,所以,在用集成计数构成N进制计数器,往往利用清零端或置数端,让电路跳过某些状态来获得N进制计数器。在集成电路手册中由功能表很容易知道集成计数器的清零和置数方式。,例如:清零和置数均“同步方式”的有16进制加法计数器CC40163;十进制加法计数器CD40162;十进制同步可逆计数器CD40192,16进制可逆计数器CD40193;清零采用异步方式,置数采用同步方式的16进制同步加法计数器CD40161,十进制同步加法计数器CD40160;还有CD4518,CD40110/4033/4520也具有同步计
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 逻辑电路 时序 ppt 课件
链接地址:https://www.31ppt.com/p-1917632.html