组合逻辑电路的特点 组合逻辑电路的分析方法和设计方法 编码器概要课件.ppt

《组合逻辑电路的特点 组合逻辑电路的分析方法和设计方法 编码器概要课件.ppt》由会员分享，可在线阅读，更多相关《组合逻辑电路的特点 组合逻辑电路的分析方法和设计方法 编码器概要课件.ppt（72页珍藏版）》请在三一办公上搜索。

1、组合逻辑电路的特点 组合逻辑电路的分析方法和设计方法 编码器、译码器和数据选择器 加法器和比较器 竞争冒险现象 掌握常见集成电路工作原理和使用方法,第四章 组合逻辑电路,学习要点,4.1 概述,一.组合逻辑电路的特点: 根据逻辑功能的不同,数字电路分为两大类:一类是组合逻辑电路,另一类是时序逻辑电路。 在组合电路中,任意时刻的输出仅取决于该时刻的输入，与电路的原始状态无关。 在时序电路中,任意时刻的输出不仅取决于该时刻的输入，而且与该时刻之前电路的状态有关。,二.逻辑功能的描述: 可以用逻辑图、函数表达式或真值表的形 式来表示逻辑功能。,4.2 门级组合逻辑电路的分析和设计,逻辑电路的分析就是

2、找出给定逻辑电路输出和输入之间的逻辑关系，并指出电路的逻辑功能。,4.2.1 分析方法,分析步骤： 写出逻辑表达式化简和变换逻辑表达式列出真值表确定功能。,例 1 分析如图4.1所示组合逻辑电路的功能。,（2）化简,（3） 真值表 如表3.1所示,图 4.1 例 1 的逻辑电路,解：（1）表达式,表 4.1 例1的真值表,例 2 分析如图4.2所示组合逻辑电路的功能。解：,图 4.2 例2 的逻辑电路,功能：输入两个或者两个以上的1(或0), 输出 Y为1(或0), 可作为多数表决电路使用。,(1) 写出如下逻辑表达式,（2） 化简,（3）确定逻辑功能: 从逻辑表达式可以看出， 电路具有“异或

3、”功能。,4.2.2 设计方法, 所用的逻辑器件数目最少，器件的种类最少，且器件之间的连线最简单。 满足速度要求，应使级数尽量少，以减少门电路的延迟。 功耗小，工作稳定可靠。,设计时主要考虑的问题：, 根据逻辑函数表达式及选用的逻辑器件画出逻辑电路图。,组合逻辑电路设计步骤, 逻辑抽象。确定输入、 输出变量；0、1两种状态分别对输入、输出变量进行逻辑赋值，再根据输出与输入的逻辑关系列出真值表。, 选择器件类型。根据要求和器件功能决定。例如，当选用MSI器件设计电路时，对于多输出函数来说，选用译码器方便，而对单输出函数来说，则选用数据选择器方便。 , 根据真值表和选用逻辑器件的类型，写出相应的逻

4、辑函数表达式。当采用SSI集成门设计时，应将逻辑函数表达式化简，并变换为与门电路相对应的最简式。,列出真值表写出逻辑表达式逻辑化简和变换画出逻辑图,组合逻辑电路可以采用小规模集成电路实现，也可以采用中规模集成电路器件或存储器、可编程逻辑器件来实现。,归纳：组合逻辑电路的设计步骤,解： （1）输入变量、分别表示三个班学生是否上自习, 1表示上自习, 表示不上自习； 输出变量、 分别表示大教室、小教室的灯是否亮, 表示亮, 表示灭.,例 3 有三个班学生上自习，大教室能容纳两个班学生，小教室能容纳一个班学生。设计两个教室是否开灯的逻辑控制电路，要求如下： (1) 一个班学生上自习， 开小教室的灯。

5、 (2) 两个班上自习， 开大教室的灯。 (3) 三个班上自习， 两教室均开灯。,（2） 列真值表： 如表4.3所示。,表 4.3 真值表,（3）写表达式并化简:,（4） 画逻辑图: 与或逻辑表达式画出逻辑图；再画出用与非门实现的逻辑图。,图 4.3 例 3 的逻辑图(a) 直接实现； (b) 用与非门实现,4.3 编码器和译码器,4.3.1 编码器,编码：将特定含义的输入信号（文字、 数字、 符号）转换成二进制代码的过程。 编码器：实现编码操作的数字电路。 编码器分类： 按编码方式不同，分普通编码器和优先编码器; 按照输出代码的不同，分二进制编码器和非二进制编码器。,1. 二进制编码器 输入

6、信号的个数N与输出变量的位数n满足n 要求输入的N个信号是互相排斥的，称为线 n线编码器（如/线编码器）,（）列编码表：,例 5设计一个4线2线的编码器。,解：（）确定输入、输出变量个数: 由题意知输入为四 个信息，输出为Y0、Y1,（） 画编码器电路如图4.4所示。,图 4.4 4线 2线编码器,（） 化简：,2. 非二进制编码器(如二十进制编码器) 二 十进制编码器是指用四位二进制代码表示一位十进制数的编码电路（0线线编码器）。,同学自己设计（列真值表，写表达式，画逻辑图）各输出逻辑函数式为:,最常见是8421 BCD码编码器，输入信号I0I9代表09共10个十进制信号，输出信号Y0Y3为

7、相应二进制代码。,3. 优先编码器 优先编码器是当多个输入端同时有信号时，电路只对其中优先级别最高的信号进行编码。,解： （）根据题意知，同一时间电话室只能处理一部电话，假如用A、B、C分别代表火警、 急救、工作三种电话，设电话铃响用1表示，铃没响用0表示。当优先级别高的信号有效时，低级别的则不起作用，这时用表示；用Y1, Y2表示输出编码。,例 5：电话室有三种电话， 按由高到低优先级排序依次是火警电话，急救电话，工作电话，要求电话编码依次为00、01、10。设计电话编码控制电路。,（） 列真值表: 真值表如下所示。,表4.3 例5的真值表,（） 写逻辑表达式,（） 画优先编码器逻辑图如图4

8、.5所示。,图4.5 例5的优先编码逻辑图,优先编码器74LS148的扩展 用74LS148优先编码器可以多级连接进行扩展功能, 如用两块74LS148可以扩展成为一个16线4线优先编码器, 如图4.6所示。 ,图 4.6 16线4线优先编码器,根据图3.6进行分析可以看出, 高位片S1=0允许对输入I8 I15编码，YS1=1，S2=1，则高位片编码，低位片禁止编码。但若I8I15都是高电平，即均无编码请求，则YS1=0允许低位片对输入I0I7编码。显然，高位片的编码级别优先于低位片。,优先编码器74LS148的应用举例 计算机键盘，其内部就是一个字符编码器。它将键盘上的大、小写英文字母和数

9、字及符号还包括一些功能键（回车、空格）等编成一系列的七位二进制数码，送到计算机的中央处理单CPU，然后再进行处理、存储、输出到显示器或打印机上。,4.3.2 译码器,译码是编码的逆过程，即将每一组输入二进制代码 “翻译”成为一个特定的输出信号。实现译码功能的数字电路称为译码器。译码器分为变量译码器和显示译码器。 变量译码器有二进制译码器和非二进制译器。 显示译码器按显示材料分为荧光、发光二极管译码器、液晶显示译码器; 按显示内容分为文字、数字、符号译码器。,1. 二进制译码器（变量译码器） 常用的有：TTL系列中的54/74HC138、54/74LS138；CMOS系列中的54/74HC138

10、、 54/74HCT138等。图3.7所示为74LS138的符号图、管脚图， 其逻辑功能表如表4.4所示。 ,图4.7 74LS138符号图和管脚图 (a) 符号图; (b) 管脚图,表4.4 74LS138译码器功能表,2. 非二进制译码器 如二 -十进制译码器。常用型号有: TTL系列的54/7442、 54/74LS42和CMOS系列中54/74HC42、54/74HCT42等。 图3.8所示为74LS42的符号图和管脚图。该译码器有A0A3四个输入端, Y0Y9共10个输出端, 简称4线-10线译码器。74LS42的逻辑功能表如表4.5所示。,由功能表4.4可知，它能译出三个输入变量的

11、全部状态。该译码器设置了E1，E2A，E2B三个使能输入端, 当E1为1且E2A和E2B均为0时, 译码器处于工作状态，否则译码器不工作。,图 4.8 74LS42二 十进制译码器(a) 符号图; （b） 管脚图,表4.5 74LS42二-十进制译码器功能表,由表4.5知，Y0输出为Y0= 当 A3A2A1A0=0000 时， 输出Y0=0。它对应的十进制数为0。其余输出依次类推。, 显示译码器常见的是数字显示电路, 它通常由译码器、驱动器和显示器等部分组成。 1) 显示器件 数码显示器按显示方式有分段式、 字形重叠式、 点阵式。 七段显示器应用最普遍。它有共阳极和共阴极两种接法。 共阳极接法

12、(图4.9(c)是各发光二极管阳极相接，对应极接低电平时亮。 图4.9(b)所示为发光二极管的共阴极接法，共阴极接法是各发光二极管的阴极相接， 对应极接高电平时亮。,4.3.3. BCD-七段显示译码器,图 4.9 半导体显示器（a） 管脚排列图; (b) 共阴极接线图; (c) 共阳级接线图,图 4.10七段数字显示器发光段组合图, 如图4.11为显示译码器74LS48的管脚排列图，表4.7所示为74LS48的逻辑功能表，它有三个辅助控制端,图 4.11 74LS48的符号图和管脚排列图,表 4.7 74LS48显示译码器的功能表,1. 译码器实现函数 例 6 用一个3线-8线译码器实现函数

13、 解 如表48所示，当E1接+5V,E2A和E2B接地时。得到对应个输入端的输出Y：,译码器的应用,将输入变量A、B、C分别代替A2、A1、A0,则可到函数:,可见，用3线-8线译码器再加上一个与非门就可实现函数Y，其逻辑图如图所示.,例7: 用两片74LS138实现一个4线-16线译码器。 解:利用译码器的使能端作为高位输入端如图4.13所示, 当A3=0时, 低位片74LS138工作，对输入A3、A2、A1、A0进行译码，还原出Y0Y7, 则高位禁止工作；当A3=1时，高位片74LS138工作，还原出Y8Y15，而低位片禁止工作。 ,图4.12 例7的连接图,2. 译码器的扩展 ,4.4.

14、1 多路选择器,.数据选择器的功能：从多路输入中选择一路输出。 根据输入端的个数分为四选一、八选一等等。其功能如图3.13所示的单刀多掷开关。 ,图3.13数据选择器示意图,数据选择器由地址端、控制端、数据输入端和使能信号端组成。,4.4 多路选择器和多路分配器,如图4.14所示是四选一选择器的逻辑图和符号图。其中, A1、A0为控制数据准确传送的地址输入信号, D0D3供选择的电路并行输入信号, 为选通端或使能端，低电平有效。当 =1时， 选择器不工作，禁止数据输入。 =0时，选择器正常工作允许数据选通。四选一数据选择器输出逻表达式,功能表如表4.所示。,表4.8 四选一功能表,常用芯片：四

15、选一 74ls153,图 4.15 74LS151数据选择器（a） 符号图; (b) 管脚图,八选一数据选择器74LS151 ,解：十六选一的数据选择器的地址输入端有四位， 最高位A3的输入可以由两片八选一数据选择器的使能端接非门来实现，低三位地址输入端由两片74LS151的地址输入端相连而成，连接图如图3.所示。当A3=0时, 低位片4LS151工作, 根据地址控制信号A3A2A1A0选择数据D0D7输出；A3=1时, 高位片工作, 选择D8D15进行输出。,2. 数据选择器的功能扩展,例 8 用两片74LS151连接成一个十六选一的数据选择器,图 4.16 例8的连接图,利用数据选择器，当

16、使能端有效时，将地址输入、数据输入代替逻辑函数中的变量实现逻辑函数。,3. 数据选择器的应用,解 把逻辑函数变换成最小项表达式：,例 9 试用八选一数据选择器74LS151产生逻辑函数,八选一数据选择器的输出逻辑函数表达式为,将式中A2、A1、A0用A、B、C来代替, D0=D1=D3=D6=1, D2=D4=D5=D7=0，画出该逻辑函数的逻辑图， 如图4.17,图4.17 例9的逻辑图,例10 用数据选择器实现三变量多数表决器。,则有： D0 = D1 = D2 = D4 = 0 D3 = D5 = D6 = D7 = 1,解：三变量多数表决器在例1中已分析, 其逻辑表达式为,画出逻辑图如

17、图4.18所示,图4.18 例10的逻辑图,4.5.1 加法器,1. 半加器 半加器是只考虑两个加数本身， 而不考虑来自低位进位的逻辑电路。 设计一位二进制半加器, 输入变量有两个，分别为加数A和被加数B; 输出也有两个，分别为和数S和进位C。,图 4.19 半加器(a) 逻辑图； (b) 逻辑符号,4.5加法器和比较器,2. 全加器 全加器是完成两个二进制数Ai和Bi及相邻低位的进位Ci-1相加的逻辑电路。设计一个全加器，其中，i 和i分别是被加数和加数，i-1为相邻低位的进位，i为本位的和，i为本位的进位。全加器的真值表如表4.1所示。,表 4.1 全加器的真值表,由真值表写出逻辑表达式,

18、图3.是全加器的逻辑图和逻辑符号。CI是进位输入端，CO是进位输出端。,图4. 全加器 （a） 逻辑图; （b） 逻辑符号,多位数相加时，要考虑进位, 进位的方式有串行进位和超前进位两种。可以采用全加器并行相加串行进位的方式来完成，图4.21是四位串行进位加法器。,图4.21 四位串行进位加法器,3. 多位加法器,4.5.2 数值比较器,1. 定义及功能 数字比较器就是对两个位数相同的二进制数A、B进行比较，其结果有AB、AB和AB三种可能性。,设计比较两个一位二进制数A和B大小的数字电路，输入变量是两个比较数和,输出变量YAB、 YAB、 YAB分别表示AB、AB和AB三种比较结果，其真值表

19、如表4.11所示。,表4.11 一位数字比较器的真值表,根据真值表写出逻辑表达式： YAB=A YAB= B YA=B=AB+ = 由逻辑表达式画出逻辑图如图4.22所示。 ,图 4.22 一位数据比较器,2. 集成数字比较器(1). 集成数字比较器74LS85 集成数字比较器74LS85是四位数字比较器,其管脚排列图如图4.23所示。,图4.23 74LS85管脚排列图,A、 B为数据输入端；三个级联输入端IAB、IAB、IAB，表示低四位比较的结果输入；输出端：FAB、FAB、FAB，其功能表如表3.1所示。从表中可以看出，若比较两个四位二进制数A（A3A2A1A0）和B（B3B2B1B0

20、）的大小, 从最高位开始进行比较，如果A3B3，则A一定大于B; 反之, 若A3B3，则一定有A小于B；若A3B3，则比较次高位A2和B2, 依此类推直到比较到最低位，若各位均相等，则A=B。,表4.1 四位数字比较器功能表,(2). 数字比较器的扩展 74LS85数字比较器的串级输入端IAB、IAB、IAB是为了扩大比较器功能设置的, 当不需要扩大比较位数时, IAB、IAB接低电平, IAB接高电平；若需要扩大比较器的位数时, 只要将低位的FAB、FAB和FAB分别接高位相应的串接输入端IAB、IAB、IAB即可。 用两片74LS85组成八位数字比较器的电路如图4.24所示。 ,图 4.2

21、4 两片74LS85扩展连接图,！单片74LS85的使用,4. 6 组合逻辑电路中的竞争冒险现象,4.6.1 竞争冒险现象及其成因,1. 在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争冒险。,产生竞争冒险的原因：主要是门电路的延迟时间产生的。,干扰信号,2. 冒险的分类输出高电平窄脉冲， 称为“1”型冒险。输出低电平窄脉冲，称为“”型冒险。 4.6.2 险象的识别和消除的方法 1 代数法 2 卡诺图法,注意：卡诺圈相切则有竞争冒险, 如圈“1”则为“0”型冒险, 而圈“0”则为“1”型冒险，卡诺圈相交或相离时均无竞争冒险产生。,增

22、加乘积项：在式中增加多余项 克服冒险。 ,输出端并联电容器。由于加电容会影响电路的工作速度，故电容量的选取要合适， 通常靠试验来调试确定。 ,并联电容电路图,本章作业:3.1 3.7 3.10 3.12 3.16 3.17 3.21 3.26,本章小结, 1. 组合逻辑电路的特点是： 任何时刻的输出仅取决于该时刻的输入， 而与电路原来的状态无关；它是由若干逻辑门组成。 2. 组合逻辑电路的分析方法： 写出逻辑表达式化简和变换逻辑表达式列出真值表确定功能。 3. 组合逻辑电路的设计方法： 列出真值表写出逻辑表达式逻辑化简和变换画出逻辑图。,4. 本章着重介绍了具有特定功能常用的一些组合逻辑电路，如编码器、译码器、数据选择器和数据分配器、比较器、 全加器等， 介绍了它们的逻辑功能、 集成芯片及集成电路的扩展和应用。其中, 编码器和译码器功能相反， 都设有使能控制端， 便于多片连接扩展; 数据选择器和分配器功能相反， 用数据选择器可实现逻辑函数及组合逻辑电路; 数字比较器用来比较数的大小; 加法器用来实现算术运算。 ,