数字电子电路ppt课件.ppt

《数字电子电路ppt课件.ppt》由会员分享，可在线阅读，更多相关《数字电子电路ppt课件.ppt（77页珍藏版）》请在三一办公上搜索。

1、第 2 讲 主要内容,一、加法器二、数值比较器三、编码器四、译码器五、数据选择器六、分配器,一、加法器,1、1位加法器半加器全加器2、多位数加法器串行进位加法器超前进位加法器3、集成加法器,1、1位加法器,(1) 半加器 不考虑低位来的进位的加法叫半加；能完成半加功能的电路叫半加器。, 半加真值表, 逻辑函数表达式,A、B：加数和被加数 S：和数 C：进位数,S = A B C = AB,1、1位加法器,(1) 半加器, 电路实现(根据上式), 符号,S = A B C = AB,1、1位加法器,(2) 全加器 考虑低位来的进位加法称为全加；完成全加功能的电路叫全加器。, 全加器真值表,Ai、

2、Bi：加数和被加数Ci-1：由低位来的进位输入Si：和（本位和）Ci：向高位的进位输出,一、加法器,1、1位加法器 (2) 全加器, 逻辑函数表达式,1、1位加法器,(2) 全加器, 电路实现, 符号,2、多位数加法器,串行进位加法器 多个全加器级联，全加器的个数等于相加数的位数，最低位全加器的Ci -1端应接0,优点：结构简单。在中低速设备中有应用。缺点：速度慢。4位加法要有4级门的延迟。,2、多位数加法器,(2)超前进位加法器（并行进位，快速进位） 原理：当输入加数与被加数确定后，每一个进位都可以立即确定。,设 Gi=AiBi ，而 Pi=AiBi ，则上式变成,2、多位数加法器,(2)超

3、前进位加法器(续)所以：,可以看出，各位的进位信号都只与Gi、Pi和C-1有关，而C-1=0，因此，各位的进位只与Ai、Bi有关，可以并行产生，实现快速进位。,2、多位数加法器,超前进位加法器的电路图如下：,3、集成加法器,(1)常见集成加法器（快速进位）TTL：54/74/74LS 283CMOS：CC/CD 4008,图A 芯片引脚图,图B 逻辑引脚图,3、集成加法器,(2)集成加法器的应用 多位二进制加法 2片74283组成 8 位二进制数加法：,3、集成加法器,(2) 集成加法器的应用 实现BCD码加法（以4位二进制为例）,BCD码：大于9或有进位时“加6修正”,设C为修正信号，则,C

4、 = C3+Cs9,而Cs9的卡诺图如右图所示：,化简可得：,Cs9 = S3S2+S3S1,所以,C = C3+ S3S2+S3S1, 实现BCD码加法,修正信号： C = C3+ S3S2+S3S1,电路示意：（一片求和，一片修正）,说明： C=1时，0110加到修正片输入端；同时C作为一位8421码加法器的进位信号。,课堂练习: P225 题3-2,解： Y1 = (AB)C = ABC Y2 = AB+(AB)C Y3 = ABC Y4 = AB+(AB)C 所以，(a)、(b)均为全加器。,第 2 讲 主要内容,一、加法器二、数值比较器三、编码器四、译码器五、数据选择器六、分配器,二

5、、数值比较器,数值比较器：对两个位数相同的二进制整数进行数值比较，判定其大小关系。1、1位数值比较器2、4位数值比较器3、级联扩展,1、1位数值比较器,比较两个1位二进制数A、B，结果有三种情况：AB，A=B，AB。分别用L、G、M表示。,(2)表达式,(1)真值表,1、1位数值比较器,(3) 电路,2、4位数值比较器,多位比较原理 先比较最高位，在高位相等的条件下取决于低位的比较结果。(2) 逻辑表达式 (注意表达式的意义),(3) 电路实现(略，参看P158),2、4位数值比较器,(4) 逻辑符号,A3A0，B3B0是两个相比较的4位二进制数；AB是三个级联输入端；FAB为比较结果输出端。

6、,注：AB三个级联输入端的优先级低，当P=Q 时，输出结果才取决于它们,2、4位数值比较器,(5) 常见集成数值比较器TTL：7485，74LS85CMOS：C663，CC14585 ，74HC85,图 7485逻辑引脚图,3、级联扩展（以7485系列为例）,(1) 串联扩展组成8位数值比较器：,特点：结构简单，可扩展任何位数，芯片越多，速度越慢。,3、级联扩展（以7485系列为例）,(2) 并联扩展,并行比较，速度较快。,课堂练习,P226 题3.9,第 2 讲 主要内容,一、加法器二、数值比较器三、编码器四、译码器五、数据选择器六、分配器,三、编码器,把每一个输入信号转化为对应的编码，这种

7、组合逻辑电路称为编码器。目前使用的编码器有普通编码器和优先编码器两类。,三、编码器,1、二进制编码器(1) 3位二进制编码器(2) 3位二进制优先编码器(3) 集成8线3线优先编码器2、二 十进制编码器(1) 8421BCD码编码器(2) 8421BCD码优先编码器3、常见编码,1、二进制编码器,(1) 3位二进制编码器 设有一键盘输入电路，8个按键，键按下时，对应输入信号为高电平。要求键按下时能输出相应的编码。,1、二进制编码器,(1) 3位二进制编码器 约定： I0，I1，I7对应的编码分别是000，001，111。I0I7任何时刻有且仅有一个输入。, 真值表,1、二进制编码器,(1) 3

8、位二进制编码器, 逻辑表达式, 真值表,Why?,1、二进制编码器,(1) 3位二进制编码器, 逻辑表达式,（接上页）,1、二进制编码器,(1) 3位二进制编码器, 电路,说明：I0为隐含编码, 问题： 如果有两个输入信号如I2，I4同时有效，将出现何种输出？,1、二进制编码器,(2) 3位二进制优先编码器 对输入信号规定不同的优先级，当有多个信号同时有效时，只对优先级高的信号进行编码。, 真值表,约定I7的优先级最高，I0最低。,1、二进制编码器,(2) 3位二进制优先编码器, 逻辑表达式,1、二进制编码器,(2) 3位二进制优先编码器, 逻辑表达式, 逻辑电路图,略。请参考P164图3.3

9、.5及图3.3.6,1、二进制编码器,(3) 集成8线3线优先编码器 以74 / 74LS 148为例。,注意：74LS148的输入输出均为低电平有效。(反码输出), 74LS148的逻辑符号, 74LS148的逻辑电路 (注意这里I0的输入并非对结果无影响),ST,YEX,YS,1、二进制编码器,(3) 集成8线3线优先编码器, 真值表,见 P166 表3.3.4, 优先级说明, 应用,b. 级联应用,用两片74LS148构成16线4线优先编码器。,2、二十进制编码器(BCD码编码器),(1) 8421BCD码编码器, 设计一个8421BCD码编码器,略。(过程见课本P167P168), 分

10、析一个8421BCD码编码器,电路见下页。, 电路, 逻辑表达式, 真值表,说明： 这是一个8421BCD码编码器，YEX端为扩展输出端，YEX=1表示有信号输入，YEX=0时表示无信号输入，此时输出代码0000为无效代码。,2、二十进制编码器(BCD码编码器),(2) 8421BCD码优先编码器 设计过程参看课本P168170。注意几点：优先编码真值表与普通编码真值表的不同；逻辑表达式化简的依据；优先级别顺序：I9最高，I0最低。(3) 集成BCD码优先编码器 74147 、74LS147,3、常用编码,BCD码（8421、余3码，等等）循环码ASCII码参考课本P171P174,第 2 讲

11、 主要内容,一、加法器二、数值比较器三、编码器四、译码器五、数据选择器六、分配器,四、译码器,译码将输入代码转换成特定的输出信号。,分类,二进制译码器（变量译码器）,BCD译码器（代码变换译码器）,显示译码器（数字显示译码器）,1、二进制译码器,输入：n 位二进制代码输出：m位输出信号 m=2n译码规则：对应输入的一组二进制代码有且仅有一个输出端为有效电平，其余输出端为相反电平。常用集成芯片： 74LS139：双2线- 4线译码器 74LS138：3线- 8线译码器,74LS139,简化逻辑符号 功能描述：在选通控制端ST有效时，如果信号输入端A1A0=00，则Y0有效；=01时Y1有效。以此

12、类推A1A0=11时Y3有效。当选通端ST无效则芯片被禁止。,74LS 138,简化逻辑符号,74LS138,级联扩展：,（1）两片74LS138构成4线16线译码器 参见P178图3.3.18,级联方法：用一位输入作片选，为0和为1时分别选中其中一片74LS138。,（2）3片74LS138构成5线24线译码器 参见P179图3.3.19(a),（3）4片74LS138构成5线32线译码器 参见P179图3.3.19(b),注意掌握： 如何用线选的方式进行选片？,课堂练习：,思考：1、对于有三个片选控制端的74LS138，用线选的方式最多可用多少片74LS138级联？2、试进行6线64线译码

13、（8片74LS138级联）,74LS138应用举例,逻辑函数最小项发生器 (详见3.5节)构成1路8路数据分配器,作用：将总线来的数字信号输送到不同的下级电路中去。,返回,2、二十进制译码器,(1) 8421BCD码译码器, 真值表,（见P180）, 逻辑表达式,（见P181）,图形化简法，以Y2为例, 逻辑图,（见P181图3.3.20）,(2) 集成8421BCD码译码器,74042、74LS042,3、显示译码器,(1) LED数码管, 字形图, 驱动方式,a.共阴极接法（见P185）,b.共阳极接法（如下图）,3、显示译码器,(1) LED数码管译码器, 真值表(见P185),要理解Y

14、aYg取值与字形的关系。真值表中YaYg构成的代码称为7段码（常用16进制表示，高位补零） 思考：如果换为共阴极接法，YaYg取值需变换吗？如何变？, 逻辑图(见P186),3、显示译码器,(2) 集成显示译码器 有多种规格和品种，如74LS48等。其功能除正常的发光信号外，还增加多个控制功能，如测试（试灯，七段全亮）、灭零（全灭）、无效零消隐等。,第 2 讲 主要内容,一、加法器二、数值比较器三、编码器四、译码器五、数据选择器六、分配器,五、数据选择器,功能：根据地址选择码从多路输入数据中选择一路，送到输出。,五、数据选择器,常用的数据选择器有4选1、8选1、16选1等多种类型。下面主要以4

15、选1数据选择器为例介绍选择器的原理与应用。,1、4选1数据选择器（带一个选通控制 S）,(1) 真值表,(2) 逻辑表达式,1、 4选1数据选择器（带一个选通控制 S）,(3) 电路,2、 集成电路,(1) 74LS153：双4选1数据选择器,2、 集成电路,(2) 74LS151：8选1数据选择器,2、 集成电路,(3) 集成选择器的扩展, 两片 “8选1” 构成 “16选1” 见P191图3.4.4 “32选1” 的构成方法一： 4片8选1选择器 + 1片2线 4线译码器 (见P192 图3.4.5)方法二： 4片“8选1” + 1片“4选1” (见P193 图3.4.6),2、 集成电路

16、,(4) 选择器的应用, 选择输入信号 (练习: P227题3.11，用选择器实现) 实现时分多路通讯 实现组合逻辑函数 (详见3.5节),第 2 讲 主要内容,一、加法器二、数值比较器三、编码器四、译码器五、数据选择器六、分配器,六、分配器,与选择器的功能相反：1输入，多输出电路设计过程略（参看课本P193194）,1、 逻辑符号（以1路 4路为例）,六、分配器,2、集成电路 分配器可通过译码器方便地实现： 将分配器的输入端D接在译码器的一个控制输入端上即可。,例子,3、分配器的应用,例 利用数据选择器和分配器实现信息的“并行串行并行”的传送。 电路见下页,电路,地址码CBA从000至111，再到000，不断循环变化。,END,Why?,令X=I7，Y= I0+I1+I2+I3+I4+I5+I6 ，则满足,X+Y=1，XY=0,所以,返回,Why?,因此,同理可得：,返回,选择低电平有效的原因,数电产器大多数选择低电平有效的原因： 需要反相器的优良输入输出特性。 低电平输出是灌电流，大电流；高电平输出是拉电流，小电流。 管脚浮置常因结电容的关系产生“伪高电平”输入。低电平有效可有效防止。 避免一上电引脚就全部有效。,返回,