系统设计实践与创新[2].docx
《系统设计实践与创新[2].docx》由会员分享,可在线阅读,更多相关《系统设计实践与创新[2].docx(54页珍藏版)》请在三一办公上搜索。
1、 摘 要:本设计报告主要介绍了数字调制解调通信实验系统的实验过程,该系统由发送机电路、信道电路、接收机电路三个部分组成。3阶M序列经DDS调制后作为发送机信号,经过信道电路,通过包络检波的非相干解调的方法解调出原始信号,同时将解调信号作为FPGA的输入,用于提取位同步时钟信号。本报告详细阐述了整个系统的设计思路、设计过程、实验结果以及小组的学习心得。关键词:调制解调,带通滤波器,包络检波,数字锁相环,位同步提取ABSTRACTThis design report mainly introduces the experimental process of digital modulation a
2、nd demodulation communication experiment system. The system consists of transmitter circuit, channel circuit and receiver circuit. The third order M sequence is modulated by the DDS as the transmitter signal, and the channel signal is demodulated by the uncoupled demodulation method. The demodulated
3、 signal is used as the input of the FPGA for extracting the bit synchronous clock signal. This report details the design of the entire system, design process, experimental results and the groups learning experience.KEYWORDS:modulated-demodulated, band-pass filter, envelope detection, digital phase l
4、ocked loop, Syn-BitClk目录1. 概述61.1 编写说明61.2 名词定义61.3 硬件开发环境71.4 软件开发环境71.5 缩略语82. 系统总述92.1 系统组成192.2 系统的主要功能92.2.1 发送机模块1102.2.2 信道模块1102.2.3 接收机模块1113. 发送机电路设计123.1 主要功能和设计指标123.1.1 主要功能123.1.2 设计指标1123.2 DDS简介2123.3 设计实现133.3.1 M序列的产生133.3.2 差分编码的产生143.3.3 信号的调制153.3.4 测试的结果164. 信道电路的设计194.1 主要功能和设
5、计指标194.1.1 主要功能194.1.2 设计指标1194.2 设计基本原理204.3 主要电路和参数设计214.3.1 输入阻抗匹配及输出阻抗匹配电路214.3.2 BPFC的电路及参数214.4 测试结果224.5 问题及解决方案225. 接收机电路的设计235.1 2ASK的接收机电路设计235.1.1 主要功能和设计指标235.1.2 接收机电路框图245.1.3 主要电路及参数设计245.2 位同步提取265.2.1 数字锁相环位同步时钟的恢复原理4265.2.2 程序编写285.3 眼图285.3.1 眼图观测285.3.2 测试结果296. 任意波波形的定制5306.1 技术
6、背景306.2 实验要求306.3 波形制作过程307. 致谢348. 参考文献359. 附录A 测试和分析369.1 测试的项目和方法369.2 测试资源399.3 测试的结果和分析3910. 附录B课程学习心得和意见建议4011. 附录C各模块与全系统实物图4212. 附录D程序清单4412.1 MSP430G2553程序4412.2 FPGA位同步提取程序51“目录”是自动生成的,选中并按鼠标右键,选择“更新域”即可自动根据最新情况更新目次名称和页码信息54上海交通大学 电子信息与电气工程学院地 址:东川路800号邮 编:2002401. 概述1.1 编写说明本报告为2016-2017学
7、年第二学期上海交通大学电子信息与电气工程学院系统设计实践与创新2课程设计第56组的报告。本报告阐述了数字调制解调通信实验系统的硬件和软件设计,开发环境,调制过程及功能指标。具体包括了3阶M序列的产生,信号的调制,传输信道的设计,解调恢复基带信号,位同步时钟的还原以及自行编写波形文件。本报告旨在全面记录实验小组的设计思路和操作过程,总结经验与心得,供指导老师在检查评分时参考,亦可作为与同学交流沟通的书面材料。本报告适合电子相关专业人士以及有一定理论基础的业余电子设计爱好者阅读,以及未来修读本课程的同学参考。1.2 名词定义M序列:即De Brujin序列,又叫做伪随机序列、伪噪声(RN)码或伪随
8、机码。由n级移位寄存器所能产生的周期最长的序列,是目前广泛应用的一种伪随机序列。ASK:振幅键控,利用数字信号控制载波的通断。FSK:移频键控,利用数字信号控制载波的频率。PSK:移相键控,利用数字信号控制载波的相位。无源带通滤波器:由电阻、电容、电感等无源元件构成的电路,允许下截止频率到上截止频率间的信号以较小的衰减通过,而对其他频率的信号有抑制作用。Q值:滤波器的品质因数,Q值越大,曲线越尖锐,通频带越窄,电路的选择性越好。包络检波器:利用检波二极管非线性提取信号的包络。阻抗匹配:信号传输过程中负载阻抗和信源阻抗之间的特定配合关系。眼图:示波器屏幕上所显示的数字通信符号,有许多波形部分重叠
9、而成,其形状类似“眼睛”的图形。从“眼图”上可以观察出码间串扰和噪声的影响,从而估计系统优劣程度。锁相环:是一种利用反馈控制原理实现的频率及相位的同步技术,其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时,锁相环会检测到这种变化,并且通过其内部的反馈系统来调节输出频率,直到二者重新同步。位同步:所谓同步,就是要求通信的收发方在时间基准上保持一致,包括在开始时间、位边界、重复频率等上的一致。位同步的目的是使每个码元得到最佳的解调和判决信道:通信的通道,是信号传输的媒介。DDS:直接数字式频率合成器。1.3 硬件开发环境实验过程中,用到的硬件开发工具见表1:表1
10、 硬件开发工具与运行环境开发工具运行环境直流稳压电源220V交流电N9320B频谱仪220V交流电MD04034混合域示波器220V交流电MSP430开发板卡与FPGA开发板卡电脑USB接口供电Agilent 34405A多用电表220V交流电Agilent 33521A 信号发生器220V交流电电烙铁220V交流电镊子、剪刀、斜口钳、螺丝刀1.4 软件开发环境实验过程中,用到的软件开发工具见表2:表2 软件开发工具与运行环境软件名称运行环境Filter SolutionWindow 10Adept DigilentWindow 10Code Composer Studio v5Window
11、10Xilinx ISE DesignSuite 14.6Window 10Agilent BenchLink Waveform Builder ProWindow 101.5 缩略语M3:3阶M序列2ASK:二进制振幅键控2FSK:二进制移频键控2PSK:二进制移相键控DDS:直接数字合成技术BPFC:无源带通滤波器Demod:包络检波器Syn-BitClk:位同步提取2. 系统总述2.1 系统组成1该系统是一个数字调制解调实验系统,如图2-1所示。接收机电路信道电路发送机电路图2-1 系统组成框图1系统由发送机电路、信道电路、接收机电路三部分组成。发送机电路具有一定的信道编码和信号调制功能
12、,通过对原始信息编码并调制到载波上,生成适宜通过信道传输的波形信号。信道电路模拟具有一定带通特征的数字调制传输信道,为测试发送机、接收机各项性能提供与现实信道相似的工作条件。接收机电路可对经信道传输的信号进行接收解调等处理,还原出原始信息。2.2 系统的主要功能本系统按照功能大致可以分为三个模块:发送模块,信道模块和接收模块。发送模块包括M序列的发生,信道编码以及信号调制;信道模块模仿现实电路的带通特性;接收模块实现对信号的解调、解码以及位同步,从而实现码元恢复。2.2.1 发送机模块1发送机电路内部逻辑框图如图2-2-1。其中,m序列发生器(模块代称M)用于生成作为原始信息的符号序列,经二进
13、制差分编码(模块代称Cod,可选做)生成可以克服传输信道相位不确定性(极性模糊)的差分编码码流,再经调制(模块代称Mod,为可选做模块),形成适于信道传输的已调制波形,馈入信道(电路)。数字调制方式可以为2ASK、2FSK和2PSK。当调制方式为ASK或FSK时,差分编码模块在技术上不是必需的。图2-2-1 发送机电路内部组成框图12.2.2 信道模块1信道电路的逻辑框图如图2-2-2,模仿现实信道的通带特性。图2-2-2 信道电路组成框图12.2.3 接收机模块1接收机接收经信道传输的信号,为从接收信号中正确还原出原始信息,选择如图2-2-3所示的电路方案。接收信号先经解调(模块代称Demo
14、d)还原为基带信号,然后直接经取样判决(模块代称Sampling)和差分译码(模块代称Decod)还原原始信息。位同步恢复(模块代称BitSyn1)实现技术建议采用数字锁相位同步提取方案,为取样及之后的各模块提供符号位同步时钟。图2-2-3 接收机电路方案内部组成框图3. 发送机电路设计3.1 主要功能和设计指标3.1.1 主要功能利用MSP430产生3阶M序列,并进行差分编码,然后利用DDS硬件电路实现ASK、FSK、PSK三种数字调制方式。3.1.2 设计指标1a) 产生数据率为0.5Kbps,数据率误差不大于0.1%的3阶M序列。b) 2ASK、2PSK载波频率取100KHz;2FSK频
15、率取95KHz和105KHz。c) 调制信号基带波形取矩形波;已调信号幅度可自行决定,峰峰值不超过2V,直流分量为零。d) 电路输出阻抗50。3.2 DDS简介2直接数字频率合成器(Direct Digital Frequency Synthesis简称DDS或DDFS)以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的佼佼者。具体体现在相对带宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面,并具有极高的性价比。 DDS的基本原理是利用采样定量,通过查表法产生波形。DDS的结构有很多种,其基本的电路原理可用
16、图3-2-1来表示。图3-2-1 DDS原理2只要在DDS内部加上相应控制如调频控制FM、调相控制PM和调幅控制AM,即可以方便灵活地实现调频、调相和调幅功能,产生FSK、PSK、ASK和MSK等信号。另外,只要在DDS的波形存储器存放不同波形数据,就可以实现各种波形输出,如三角波、锯齿波和矩形波甚至是任意的波形。当DDS的波形存储器分别存放正弦和余弦函数表时,既可得到正交的两路输出 本系统采用的DDS为ADI公司生产的AD9850。 AD9850是AD公司采用先进的DDS技术1996年推出的高集成度DDS频率合成器,它内部包括可编程DDS系统、高性能DAC及高速比较器,能实现全数字编程控制的
17、频率合成器和时钟发生器。接上精密时钟源,AD9850可产生一个频谱纯净、频率和相位都可编程控制的模拟正弦波输出。此正弦波可直接用作频率信号源或转换成方波用作时钟输出。图3-2-2为AD9850的引脚图,在其说明书中有完整的管脚定义。图3-2-2 AD9850管脚图23.3 设计实现3.3.1 M序列的产生M 序列(即De Bruijn 序列)又叫做伪随机序列、伪噪声(PN)码或伪随机码,是一种可以预先确定并重复产生和复制,又具有随机统计特性的二进制序列。M 序列是最长线性移位寄存器序列的简称,是由带线性反馈的移位移存器产生的周期最长的一种序列。它的周期T 和移位寄存器的阶数n之间的关系是 。M
18、序列具有均衡性,即在M序列的一个周期中,0 和1 的数目基本相等,且1 比0 多一个。在本次实验中我们小组选取特征多项式来产生 3 阶 M 序列。图 3-3-1 是一般线性反馈 器产生M序列的原理方框图。图3-3-2 M序列发生原理图3基于MSP430 内部的计时器,可以得到1ms 一次中断,让时钟翻转一次,也即得到周期T=2ms的位同步脉冲。利用3 位移位寄存器按特征多项式进行运算移位和反馈,即可输出数据率为0.5Kbps 的M序列。再设置每7 位输出一个脉冲作为周期同步信号。3.3.2 差分编码的产生上述M序列在实际信道传输后若进行解调,会出现相位模糊的情况,恢复出来的数字信号可能会完全0
19、1倒置。为了避免这种情况发生,在M序列产生后进行差分编码。假设初始为0,设序列的第k个码值是ak,那么第k个差分码值为 dk=akdk-1上面得到的m序列的差分码为:(0)0101100 将差分编码后的信号传输后需进行信道解码。解码时: ak=dkdk-1恢复出来的码元不存在相位翻转的问题,能够提高整个系统的性能。3.3.3 信号的调制对MSP430产生的3阶M序列,按键、写入不同的控制字分别进行2ASK、2FSK、2PSK的调制,主要的流程图如3-3-3所示:图3-3-3 信号调制的框图实验过程中,使用到的单片机管脚定义见表3:表3 单片机管脚定义管脚号端口管脚号端口P1.4M序列P1.7D
20、DS DATAP1.6位同步信号P2.0DDS W_CLKP1.5周期同步信号P2.1DDS FQ_UDGNDDDS GNDP2.2DDS RESET3.3.4 测试的结果1. 2ASK的调制波形,如图3-3-4-1所示:图3-3-4-1 2ASK的调制波形2. 混合域示波器观测2ASK通过一定操作,可观察到时域-频域-解调波形如图3-3-4-2所示:图3-3-4-2 时域-频域-解调波形同时观测3. 2ASK的频谱观测通过一定操作,可观察到2ASK的频谱如图3-3-4-3所示:图3-3-4-3 2ASK的频谱观测4. 2FSK的频谱观测通过一定操作,可观察到2FSK的频谱如图3-3-4-4所
21、示:图3-3-4-4 2FSK的频谱观测5. 2PSK的频谱观测通过一定操作,可观察到2PSK的频谱如图3-3-4-5所示:图3-3-4-5 2PSK的频谱观测4. 信道电路的设计4.1 主要功能和设计指标4.1.1 主要功能利用带通滤波器特性,模拟真实信道中的带宽限制。4.1.2 设计指标1a) 指定使用图4-1所示无源RLC串联谐振网络,其中和分别表示前级电路的输出阻抗和后级电路的输入阻抗,取值均为50。图4-1 无源RLC串联谐振网络b) 中心(谐振)频率100KHz,相对误差的绝对值不得大于10%(合格),有载品质因数大于4.5小于5。4.2 设计基本原理RLC串联谐振电路如图4-2所
22、示,电路输入阻抗:图4-2 串联谐振电路电路中输入电压Us的频率会引起电抗的改变,从而引起输入阻抗的改变,当输入电压Us的角频率 使得 时,电路处于谐振状态,此时有得出谐振角频率和谐振频率:品质因素Q:,Q越大,电路的通频带越窄,对信号频率的选择性越好。4.3 主要电路和参数设计4.3.1 输入阻抗匹配及输出阻抗匹配电路为了满足4.1.2中输入与输出阻抗匹配,且均为50 ,可在带通滤波器的前端设计一个电压跟随器,在带通滤波器的后端,设计一个电压比较器,电路图如图4-3-1-1、4-3-1-2所示:图4-3-1-1 输入阻抗匹配 图4-3-1-2输出阻抗匹配电路4.3.2 BPFC的电路及参数通
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 系统 设计 实践 创新
链接地址:https://www.31ppt.com/p-1814292.html