磁阻式随机存取记忆体技术的发展.docx
《磁阻式随机存取记忆体技术的发展.docx》由会员分享,可在线阅读,更多相关《磁阻式随机存取记忆体技术的发展.docx(13页珍藏版)》请在三一办公上搜索。
1、磁阻式隨機存取記憶體技術的發展現在與未來 文/葉林秀、李佳謀、徐明豐、吳德和物理雙月刊(廿六卷四期)2004年8月619一、前言1988年由Baibich等人發現巨磁阻(Giant Magnetoresistance;GMR)1的特性時,一開始之研究中發現在室溫下巨磁阻的磁電阻變化並不大,且必須在很低的溫度下才能夠有較大的磁電阻變化,因而其實用性並不大。而此研究中的巨磁阻結構主要是由兩層鐵磁性金屬層(ferromagnetic metals)中間夾一層金屬層所構成,在無外加磁場下鐵磁膜間的磁矩是反鐵磁性偶合(anti-ferromagnetic coupling)的狀態,而當外加一強磁場時所有
2、的磁矩都以平行磁場方向排列,磁阻的變化便是指在這兩個狀態下的磁電阻差別,剛開始GMR的特性被用在磁感測元件上2-4,直到1997年後才被廣泛應用於磁記錄讀取頭上以提高磁記錄的密度。而1995年TMR穿隧磁阻(Tunneling Magnetoresistance;TMR)5特性的發現將自旋電子的世界推向另一個嶄新的未來,TMR結構為兩層磁性層中間夾一層極薄的絕緣層,同樣在室溫條件下其產生的磁阻變化遠大於GMR,且中間絕緣層的夾層一般只需厚度1nm1.5nm的Al2O36。這兩種特性的發現成就了夢幻記憶體MRAM(Magnetic Random Access Memory;MRAM)的產生,該記
3、憶體是一種利用具高敏感度的磁電阻材料所製造的記憶體,是一種新穎的非揮發性(Non-Volatile)記憶體,其特性在於此記憶體不論是在寫入或讀取的速度7-9(約為10ns)上皆可媲美靜態隨機存取記憶體(Static Random Access Memory;SRAM);同時在記憶容量(約為1GB)方面更可與動態隨機存取記憶體(Dynamic Random Access Memory;DRAM)相抗衡,將來並可提升密度以及速度一數量級以上。因此,被公認為是極具發展潛力,有機會取代DRAM,SRAM等所有半導體記憶體的新一代記憶體,而備受市場注目。此外,由於MRAM可以與現有的CMOS製程整合,I
4、TRS(International Technology Roadmap for Semiconductors)已將其列為最新的下一代記憶體,短期內主要的應用在於取代攜帶式產品,如手機、PDA及數位相機內的Flash,2010年後則以取代高性能的DRAM為主要目標。二、MRAM的全球發展現況MRAM主要是利用電子的自旋特性,透過磁性結構中自由層的磁化方向不同所產生之磁阻變化來記錄訊號的”0”與”1”,其運作的基本原理與在硬碟上存儲數據一樣,所儲存的資料具有永久性,直到被外界的磁場影響之後,才會改變這個磁性數據。其耗能低及反應速度快的特性,和SRAM相同,而其積集度高,和DRAM相同。換句話說,
5、MRAM具備了SRAM和DRAM共同的優點,所以一般預測,MRAM在市場上取代這兩種記憶體的機會是指日可待的。事實上MRAM的基本概念早於1972年已被提出,不過直到1992年才由Honeywell製作成原形展示。早先期MRAM的位元是利用異向性磁阻的特性(AMR)製作出三層結構permalloy(Ni81Fe19)/tantalum nitride/permalloy10-13,並定義未加磁場前與加磁場後的阻值差異為磁阻比值MR%(magnetoresistance ratio)。讀取的方式主要是依靠磁阻不同所造成的電位變化來判別”0”與”1”的訊號,電位的變化率可達20%-30%,對感測訊
6、號而言這樣的變化率算小14,且降低位元尺寸時會因為位元的邊際效應(edge curling effect)造成訊號更小,此邊際效應指的是位元邊界所產生的渦流磁區現象,會造成即使提供外加磁場依然無法使得磁區達到翻轉並使得輸出雜訊提高,若位元末端改為尖細結構將可降低此邊際效應15。以AMR為結構製作的MRAM元件其實用性受到相當的限制,直到發現了巨磁阻(GMR)以及穿隧式磁阻(TMR),MRAM的開發才又有了新的進展並且越來越蓬勃。目前世界各國對於MRAM的研發都投以國家級的力量支持,以美國為首的廠商(如IBM, Motorola, Hewlett Packard, NVE, Cypress, H
7、oneywell等)及日本產商(如NEC, Sony, Sharp, Toshiba等)現在正急速展開以MRAM為主的下一世代記憶體的研究。另外,韓國電子大廠Samsung也積極的加入MRAM研發的行列。圖一所示為MRAM的世界發展技術路程圖。其中NEC在2001年12月於美國舉行的半導體製造技術國際研討會“2001 International Electron Devices Meeting(2001 IEDM)”上發表了以0.1m製程設計的TMR元件的研究成果。NEC對試製品所做的一連串試驗包括:使脈衝電流經過位線(bit-line),通過位線形成的磁場來寫入存儲單元中的數據,並讀出數據。
8、試驗結果證明即使是微小的儲存單元也可以在一個脈衝週期的50s內完成讀出和寫入動作。此次試製的TMR元件的短邊長度僅為0.1m,如果換算成單一儲存元件之容量的話,相當於1Gbit以上。在其它的試驗中,NEC還確認可透過減小TMR結構使用的自由層(上端的磁性層)膜厚以及減小TMR結構的長寬比來減小開關磁場。如果做成自由層膜厚為3nm、TMR結構長寬比為1.4的儲存單元的話,儲存單元的寫入電流值大約可降低到3mA。GMR test chip0.5m製程技術5%Densit 2kbits/in2DARPAProgram start1999-200019961997-1998Falcon test ch
9、ip0.5m製程技術35ns access timeMR30%Density 256kbits/in2DARPA EndsFalcon shrink test chipSmaller features20ns access timeMR40%Density 4Mbits/in22001-20022003Motorola0.2m 製程技術Density 4Mbits/in22004Hewlett-Packard 256-MbitIBM and Infineon 256-Mbit (or512-Mbit)圖一、為MRAM的技術路程圖Sony於2002年在荷蘭阿姆斯特丹舉辦的磁記錄國際會議“Inte
10、rmag2002”上,發表了採用0.35m規格的CMOS技術製造的MRAM儲存陣列。該公司試製的儲存陣列的最大容量為8KB,採用1TMR元件(或者MTJ)和1個電晶體構成的儲存單元結構。在本次發表中,Sony表示由於在TMR元件的自由層中採用了CoFeB的非結晶膜,因此減少了儲存單元之間的存儲、讀取特性的失真。而此前發表的MRAM通常採用CoFe及CoFe/NiFe等作為自由層材料。讀取特性方面,Sony表示使用CoFeB材料可以使相當於“0”和“1”的輸出級別更加明確地分為2個部分。由於在自由層中採用了CoFeB,使得MR比值大幅度增大。比如,薄膜的結構為(Co75Fe25)80B20/Al
11、Ox/CoFe/Ru/CoFe/PtMn,大小為0.6m1.2m的TMR元件的MR比在偏壓為100mV時約為55,在偏壓為300mV時約為40%以上。另一方面,關於儲存特性,對相鄰4個單元的星型線進行測試後發現,採用CoFeB作為自由層,膜厚為2nm4nm時,可以降低交換層磁場的失真。而Motorola的半導體事業部(SPS)和實驗室則於2002年科技與電路超大型積體電路座談會2002 VLSI (Very Large Scale Integration) Symposia on Technology and Circuits中,聯合發表第一款百萬位元(1Mbit) MRAM通用記憶體晶片,利
12、用0.6m製程做出讀寫時間50 ns且1Mbits/in2的MRAM測試晶片,2003年12月於美國召開的2003 IEEE International Electron Devices Meeting國際半導體製造技術會議上,與Digital DNA實驗室率先發表採單一電晶體和磁隧道接點(Magnetic Tunneling Junction)結構、存取速度及效能大增的MRAM,採取0.18m CMOS製程,並已推出全球第一顆4Mbit的MRAM,計劃自2004年開始廣泛地提供樣本並且量產,此舉奠定了產業的一個里程碑,也再次鞏固了Motorola的領導地位。Toshiba與NEC於2002年
13、開始聯合開發MRAM產品。在2003年舉行的“電子信息通信學會集成電路研究會”上,雙方公開了1Mbit和1Kbit兩種MRAM的試製產品。這是繼2002年6月Motorola之後,第二家公佈1Mbit MRAM的試製品。此次試製的1MbitMRAM的規格如下:TMR單元部分使用0.6m製程技術、其它部分為0.25m,MRAM面積為6.4mm5mm,單一儲存位元面積為6.55m2,電源電壓為+2.5V,TMR單元的電阻為30k,MR比為22%。此次的成果在技術上有兩大關鍵之處。第一,通過更精密的製程加工技術製作出MRAM元件並成功確認了1Mbit MRAM的正常動作。TMR單元的形狀採用可控制設
14、計,避免了TMR單元的短路。此前的TMR單元的加工過程中,飛濺出來的物質容易導致TMR單元的短路,造成隧道隔層(Tunnel Barrier)的損壞。同時,1Mbit的試製MRAM中還使用了減少切換磁場損耗的技術。通過改善構成TMR單元的磁性薄膜製造技術,自由層的磁化更容易沿易磁化的軸向進行。第二個關鍵之處是導入了覆蓋有磁性體的寫入用的word線和bit線的磁束集中結構,也就是將寫入用word線和bit線分別以磁性體包住,使得即使在微小的寫入電流值下也能有效地提供寫入用的磁場,其構造如圖二所示,與原來未使用磁束集中結構時相比,可將寫入時的工作電流降至1/3以下。Toshiba與NEC並預計20
15、05年投資超過100億日幣發展MRAM量產技術,最初將量產容量定在256Mbits/in2,以取代DRAM之主流市場。2004年美國NVE公司和日本ANELVA公司於美國加州阿那罕姆市(Anaheim)召開的磁記錄國際會議“9th Joint MMM-intermag Conference”中分別發表了開發成功室溫下磁阻率(MR比)高達70%的TMR元件,大幅提高MRAM讀寫的可靠性,此前的磁阻率大約為50%。在磁化固定層和自由層上全都採用Co-Fe-B。通過採用Co-Fe-B,提高了夾在磁化固定層和自由層之間的絕緣膜(氧化鋁)的親和性。在NVE之後發表產品的ANELVA,在此次會議召開前原本
16、發佈的技術聲明中表示:“室溫下MR比已高於60%”。但因NVE發佈的技術中聲稱已達到70%,或許是受到了NVE的刺激,ANELVE在發佈會上表示“我們對技術概要的標題做了些調整,已改為:室溫下已達到70%”,造成會場一片沸騰。其實,此前該公司已在2003年12月的半導體設備展“SEMICON Japan 2003”上已宣佈達到70。不過,當時沒有公佈自由層的材料。目前全球對於MRAM的研發投入都以國家級的力量支持,美國以國防部的DARPA(Defense Advanced Research Projects Agency)計畫支持,目前包括IBM、Infineon及Motorola是進度最快的
17、公司,且宣稱2004年將推出256Mbits/in2或512Mbits/in2級的產品。韓國也是以國家型的Tera-level nanodevices計畫支持,Samsung是當中動作最積極的公司,預計20052006年之間可推出產品。日本也有國家型計畫支持,計畫成員公司包括Sony、Toshiba及NEC等,且宣稱2004年可以推出MRAM的成品。因此總結看來,MRAM若更能進一步達到低成本與高密度的目標,取代Flash與DRAM既有的市場,將輕而易舉。而台灣目前亦有國家型的計劃積極投入MRAM的研究領域中。除了經濟部技術處所支持的學界科專計畫,由雲林科技大學、中正大學、及彰化師範大學共同成
18、立台灣自旋科技研究中心,並進行高密度磁阻式隨機存取記憶體之核心技術研發計畫外,工研院電子所亦規劃磁性記憶體關鍵技術發展五年計畫。台灣自旋科技研究中心的主要目標是發展奈米位元(30-50nm)MRAM的蝕刻及讀寫的技術,我們主要的技術路程圖如圖三所示。而電子所主要研發內容包括多層膜的成長、磁性材料蝕刻技術及製作流程的開發、以及如何導入CMOS製程及規劃完整積體電路。兩計畫的最終目標是在台灣建立起磁性記憶體的自我研發能力。另外,工研院電子所更於2004年宣佈,結合台積電的前段製程技術與電子所的後段製程,成功開發出1KB MRAM雛型的完整製程與電路功能驗證,後續將進行MRAM記憶體與系統晶片整合技
19、術的開發。台灣學界及法人在MRAM元件上的開發上不遺餘力,但業界的努力稍嫌不足,若將來欲成為國際性自旋電子學與MRAM的研究重鎮,產官學方面的合作還有待加強。圖二、為NEC/東芝在1Kbit MRAM中導入了磁束集中結構圖三、為本中心高密度磁阻式隨機存取記憶體之核心技術研發技術路程圖三、MRAM的讀寫原理目前各國在MRAM相關的研究上,就記憶元來說,有採用GMR與TMR;雖然就原理來說,兩者其實差不多,但使用TMR的MRAM更能實現高速化,在實用性方面來說這是非常有利的,因此TMR型MRAM是將來發展的趨勢。以下就簡單的說明MRAM的讀寫機制。MRAM的寫入機制是利用上下兩層XY軸向的導電金屬
20、層,中間夾著穿隧式磁電阻(TMR)或是巨磁電阻(GMR)的記憶元(cell)。最上面的導電金屬層稱為位元線(Bit Line),最下面的金屬層稱為字元線(Word Line),基本構造圖如圖四所示:當位元線通過一脈衝波時,此時自由層(free layer)的磁化方向因為受到位元線上的電流所感應的磁場影響而偏移一方向。若此時也在字元線上加一脈衝電流,使得所感應的磁場完全改變自由層的磁化方向,如此一來,兩鐵磁性層的磁化方向為順向排列(因磁電阻低,可令其為0)或反向排列(因磁電阻較高,可令其為1)。圖四、磁阻式隨機記憶體(MRAM)的結構圖,在記憶元的上下各有一層導線,用來控制單一記憶元的翻轉。若將
21、上下兩層導線均通以電流,則可視為記憶單元(cell)置於相互垂直的磁場中(HX , HY)。假設記憶單元中自由層部分的磁化方向為X,則當HY為零時,自由層中的矯頑場Hc(coercivity)為最大。但隨著HY的增加,自由層中的矯頑場會慢慢的被抵銷掉,最後磁化方向會翻轉過去,這便是MRAM寫入的機制。若要在其中一個記憶元(cell)寫入資料,例如第 I 行第 J 列,則將電流通過第 I 行的字元線,但此時電流如果加太大,則會使字元線上的自由層通通翻轉,所以外加的電流只比臨界值(Threshold Value)要低一點,此時再加上一小電流到第 J 列的位元線就會使的此記憶元的自由層磁化方向翻轉。
22、一般寫入機制是以He-Hh(易軸-難軸)平面星狀圖(Asteroid)為依據,如圖五所示為星狀圖,當X或Y 軸其中一軸的電流加到一臨界值時,另一軸只要加一小電流值就可使自由層磁化方向翻轉。而其讀取機制如圖六所示,當一電流通過單位記憶元時,根據磁阻的狀態不同則所產生的Vout亦不同。如圖七所示,當兩鐵磁性層的磁化方向為順向排列時,因磁阻低故Vout較低;而兩鐵磁性層的磁化方向為反向排列時,磁阻較高所以Vout較高。根據Vout的高低狀態的不同便能判斷單位記憶元所儲存的資料為”1”或”0”。四、MRAM核心技術的發展現況MRAM的核心技術主要包括(1)高MR比值的磁性材料結構(2)降低位元尺寸(3
23、)讀寫的架構及方法,詳細如下所述:(一)磁性材料層的結構目前大多往TMR材料發展,TMR多層膜之一大特點是在於兩層鐵磁層中有一層絕綠薄膜,厚度在幾個奈米以下,其主要結構如圖八所示。理論上許多不同的絕緣物質都可使用,不過報導中,最多的是氧化圖五、星狀圖(Asteroid):在星狀圖所圍的區域外,為磁化翻轉區。而在星狀圖的區域內,為磁化非翻轉區。鋁(Al2O3)其次如MgO或其他氧化絕緣物質也偶有使用。目前國際間報導之TMR薄膜以金屬鐵磁層/絕緣層/金屬鐵磁層為主要結構,其中金屬鐵磁層部分可由Fe,Co,Ni等作適當之調配而成。而絶緣層部分大多使用氧化鋁,雖然文獻中之磁阻質己達到40%70%,但仍
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 磁阻 随机存取 记忆体 技术 发展
链接地址:https://www.31ppt.com/p-1813344.html