电路基础与集成电子技术147序列脉冲发生器课件.ppt

《电路基础与集成电子技术147序列脉冲发生器课件.ppt》由会员分享，可在线阅读，更多相关《电路基础与集成电子技术147序列脉冲发生器课件.ppt（31页珍藏版）》请在三一办公上搜索。

1、14.7 序列脉冲发生器,14.7.1 一般计数器译码器型序列脉冲发生器,14.7.2 一般计数器译码器型序列脉冲发生器 存在的问题,14.7.3 解决竞争冒险干扰的途径,14章 触发器和时序逻辑电路 2010.03,14.7 序列脉冲发生器14.7.1 一般计数器译码器型,在数控装置和数字计算机中，往往需要机器按着人们事先规定的顺序进行运算或操作，这就要求机器的控制部分不仅能正确地发出各种控制信号，而且要求这控制信号在时间上有一定的先后顺序。比如在分时制多路通迅中，需要把一个信道（传输信息的通道）按时间划分为多路，使时钟脉冲按一定顺序加以分配，能完成这类任务的电路就叫分配器，或者称为顺序脉冲

2、发生器、节拍脉冲发生器，有时也叫分相器。,14.7 序列脉冲发生器,组成分配器的电路很多，有一般计数器和译码器组成的顺序脉冲发生器，也有由特殊形式计数器组成的分配器。分配器一般由计数器和译码器组成。,14章 触发器和时序逻辑电路 2010.03,在数控装置和数字计算机中，往往需要机器按着人们,由计数器和译码器组成的分配器如图所示。图的下半部是一个两位二进制异步计数器,图的上半部是由四个与门组成的译码器。异步计数器给出的四个状态通过译码器译出，各与门的输出即为分配器四条输出线PO、P1、P2、和P3。,14.7.1 一般计数器译码器型序列脉冲发生器,图14.7.1 一般计数器译码器型发生器,14

3、章 触发器和时序逻辑电路 2010.03,由计数器和译码器组成的分配器如图所示。图的下半,在时钟脉冲作用下PO、P1、P2、和P3将依次给出一串脉冲，每串脉冲的周期为4TCP，P3、P2、P1、P0的输出依次比前一级输出滞后一个TCP，TCP为时钟脉冲周期。,14章 触发器和时序逻辑电路 2010.03,在时钟脉冲作用下PO、P1、P2、和P3将依,在计算机与数字控制系统中，可以用这些分配输出作为控制脉冲去依次打开某些控制门，或按顺序去操作某些执行机构的动作。而控制执行机构操作时间的长短则由驱动计数器的CP脉冲的周期来决定。,分配器输出的各脉冲串的周期决定于计数器的进制。输出脉冲串的周期，也常

4、用节拍数表示。如前面讲过的分配器输出脉冲串的周期为4TCP，那么这个分配器输出为四个节拍，可采用两位二进制计数器来实现。如节拍数为十的分配器，它的计数器可采用十进制计数器来实现等等。,14章 触发器和时序逻辑电路 2010.03,在计算机与数字控制系统中，可以用这些分配输出,分配器作为控制系统中协调电路各部分动作的部件，就要求各输出线给出的节拍脉冲要准确、可靠。如果一般计数器译码器型分配器中的计数器是异步式的，在时钟脉冲CP作用时，各个触发器不是同时翻转，而是有先有后。另外，在每次状态变化时，可能有两个或两个以上的触发器向相反方向翻转。,14.7.2 一般计数器译码器型序列脉冲发生器 存在的问

5、题,定义在一个逻辑门的输入端，如果两个输入信号同时向相反方向变化，就称这两个信号存在竞争。如果两个竞争信号由于电路存在延迟或传输路径不同而出现时间差，就有可能在逻辑门的输出端呈现干扰尖峰，这个干扰尖峰是由于竞争产生的称为竞争冒险。,出现竞争冒险的条件是在逻辑门的输入端存在竞争，且两竞争信号存在时间差。,14章 触发器和时序逻辑电路 2010.03,分配器作为控制系统中协调电路各部分动作的部件，,图14.7.3 出现尖峰干扰的分配器,14章 触发器和时序逻辑电路 2010.03,图14.7.3 出现尖峰干扰的分配器 14章 触发器和时,当Q1由“1”“0”，由于延迟Q2还保持“0”，那么就出现了

6、一个崭短的Q2Q1=00的情况。Q2经延迟后才由“0”“1”，因而在相应的输出线P0上出现冒险尖峰，如波形图所示。,14章 触发器和时序逻辑电路 2010.03,当Q1由“1”“0”，由于延迟Q2还保持“,显然图中的干扰波形是理想化了，也画成方波，实际的波形有时只是一个尖峰，有时幅度也达不到额定的高电平的数值。,从波形图可以看出，由于触发器翻转存在着延迟，只要输出线的译码门的输入信号存在竞争，也就是二个触发器的Q信号存在竞争，就会有竞争冒险存在。竞争冒险干扰的存在，特别是当这种干扰幅度较大时，若不加抑制或消除，就成为假信号，造成整机误动作。,14章 触发器和时序逻辑电路 2010.03,显然图

7、中的干扰波形是理想化了，也画成方波，实,解决尖峰干扰的办法，一是减小尖峰幅值，一是消除尖峰干扰。减小尖峰的幅值通常在译码器的输出端加电容器吸收干扰信号，方法简单，但它使正常的输出波形变坏。另外将串行（异步）计数器改为同步计数器，由于延迟时间的减小，也会减小这种干扰。但由于触发器的延迟不可能完全一样，而且每个触发器的负载大小和布线情况也不相同，因此同步计数器各触发器不可能绝对同时翻转，这样就不可能彻底消除竞争冒险现象。所以上述两种办法，只能起到抑制作用。,14.7.3 解决竞争冒险干扰的途径,14章 触发器和时序逻辑电路 2010.03,解决尖峰干扰的办法，一是减小尖峰幅值，一是消除,从根本上解

8、决尖峰干扰的问题，就应当消除产生竞争冒险的根源。由上面分析看出，干扰尖峰的产生是由于编码状态转换时，触发器的输出在存在竞争，从而使译码器输出产生尖峰干扰。所以可以在计数器的状态编码上想办法，如果计数器在改变计数状态时，只有一个触发器翻转，也就是说计数器的编码是邻接的，就不会存在竞争，也就不会出现干扰尖峰（竞争冒险）。,14章 触发器和时序逻辑电路 2010.03,从根本上解决尖峰干扰的问题，就应当消除产生竞,第二种办法是不用译码器，使计数器的触发器Q端输出序列正好符合所需要的序列。这样就需要把输出序列作为计数器的编码来进行计数器的设计。如果这一输出序列的编码有重复的状态，就需要增加触发器作附加

9、位，以区分重复的状态。如果重复的状态只有两个，增加一个触发器即可，如重复的状态有四个就需要增加两个触发器。增加附加位后计数器的设计就可按常规进行了。,14章 触发器和时序逻辑电路 2010.03,第二种办法是不用译码器，使计数器的触发器Q端,10.3 SSIC同步时序数字电路的设计,14章 触发器和时序逻辑电路 2010.03,10.3 SSIC同步时序数字电路的设计 14章 触发器,同步时序数字电路的设计过程基本上与时序数字电路的分析过程相反。先给出一个设计的逻辑要求，根据这个要求确定电路的状态转换表，根据状态转换表即可确定驱动方程，根据驱动方程即可画出所设计的时序数字电路的逻辑图。下面以B

10、CD8421码同步计数器为例什么同步时序数字电路的的设计步骤。,确定触发器的级数和类型,确定状态转换表和状态转换条件表,确定数据端的驱动方程式,画出逻辑图,校验,14章 触发器和时序逻辑电路 2010.03,同步时序数字电路的设计过程基本上与时序数字电,10.3.1.1 确定触发器的级数和类型,如果用n表示触发器的级数，则该时序数字电路的状态数最多为N=2n，则相当二进制计数器；若 2n-1N2n则必须舍去多余的状态。例如N=10，应n=4， 24=16N=1016-10=6，多余的六个状态应舍去。 所以设计BCD8421码计数器应采用四级触发器，且舍去最后的六个状态。对于同步计数器来说，N不

11、管等于几，其分析方法和设计原则都是一致的。,10.3.1 设计BCD8421码同步计数器,产品一般只提供JK触发器和D触发器，由于JK触发器的逻辑功能最齐全，设计结果往往比较简单，所以经常用JK触发器，但在大规模集成电路中则经常采用D触发器。,14章 触发器和时序逻辑电路 2010.03,10.3.1.1 确定触发器的级数和类型 如,10.3.1.2 确定状态转换表和状态转换条件表,将BCD8421码列于状态转换真值表中左侧，并根据原状态确定新状态，新状态实际上是把原态的第一行，即初始状态0000拿到下面放在最后一行，其余状态依前向上串一行而得到的。或者说状态序0转换到态序1，态序1就是态序0

12、的新状态；态序1转化到态序2，态序2就是态序1的新状态，直至态序9转换到态序0，从面完成一个循环。 有了原状态与新状态的对应关系，就不难通过被选用触发器的派生表得出数据输入端的“0”、“1”值。表的右侧就是按JK触发器做出的状态转换表。,14章 触发器和时序逻辑电路 2010.03,10.3.1.2 确定状态转换表和状态转换条件表,10.3.1.3 确定数据端的驱动方程式,用卡诺图即可求出驱动方程式，以D、C、B、A作为逻辑变量，将相应的J列和K列的“”、“”值移入对应的最小项的格子中即可作出卡诺图，舍去的六项可按约束项处理，结果如下：,14章 触发器和时序逻辑电路 2010.03,10.3.

13、1.3 确定数据端的驱动方程式 用,用卡诺图即可求出驱动方程式，以D、C、B、A作为逻辑变量，将相应的J列和K列的“”、“”值移入对应的最小项的格子中即可作出卡诺图，舍去的六项可按约束项处理，结果如下：,14章 触发器和时序逻辑电路 2010.03,用卡诺图即可求出驱动方程式，以D、C、,用卡诺图即可求出驱动方程式，以D、C、B、A作为逻辑变量，将相应的J列和K列的“”、“”值移入对应的最小项的格子中即可作出卡诺图，舍去的六项可按约束项处理，结果如下：,14章 触发器和时序逻辑电路 2010.03,用卡诺图即可求出驱动方程式，以D、C、,14章 触发器和时序逻辑电路 2010.03,14章 触

14、发器和时序逻辑电路,10.3.1.4 画出逻辑图,BCD8421码同步加法计数器逻辑图,14章 触发器和时序逻辑电路 2010.03,10.3.1.4 画出逻辑图 BCD8421码同步加法计,10.3.1.5 校验,按分析计数器逻辑功能的方法和步骤进行。,14章 触发器和时序逻辑电路 2010.03,10.3.1.5 校验 按分析计数器逻辑功能的方法和步骤进,14.1 概述,第14章 触发器和时序逻辑电路,14章 触发器和时序逻辑电路 2010.03,14.1 概述第14章 触发器和时序逻辑电路1,本章典型的时序逻辑电路，如触发器、寄存器、分配器、计数器等，触发器是构成其他时序逻辑电路最基础的

15、电路器件。 什么是时序逻辑电路呢？若在一个逻辑电路中，现在的输出不仅仅取决于现在的输入，而且也取决于过去的输入，这样的逻辑电路就称为时序逻辑电路。,14.1 概述,根据定义，时序逻辑电路必须有记住电路过去状态的本领，因为电路过去的输入就决定了电路过去的状态，所以必须有存储电路。,时序逻辑电路由组合逻辑电路和存储电路两部分组成，存储电路一般由触发器组成。,时序逻辑电路的方框图见图14.0.1。 图14.1.1中的Xn为外部输入信号，Pm为输出信号，Wk、Yk为内部传输信号，W也称为状态控制函数，Y也称为状态变量。时序逻辑电路输出逻辑函数的一般表达式为,14章 触发器和时序逻辑电路 2010.03

16、,14.1 概述 根据定义，时,14章 触发器和时序逻辑电路 2010.03,14章 触发器和时序逻辑电路,14章 触发器和时序逻辑电路 2010.03,14章 触发器和时序逻辑电路,14章 触发器和时序逻辑电路 2010.03,14章 触发器和时序逻辑电路,触发器是时序数字电路的重要组成部分。触发器是由逻辑门加反馈线构成的，具有存储数据、记忆信息等多种功能（用触发器的“0”状态和“1”状态体现）。,时序数字电路某一个时刻的输出，不仅仅由该时刻的输入所确定，而且和电路过去的输入有关。或者说，某一个时刻它的输出不仅仅与该时刻的输入有关，而且和电路的状态有关。,触发器的记忆功能可以这样来理解，触发

17、器可记住“0”状态或“1”状态。而不象组合数字电路，当前的输出仅仅由该时刻的输入确定，作为时序数字电路的触发器，输入改变，输出不一定就改变，还与电路的原状态有关。,9.1 触发器概述,14章 触发器和时序逻辑电路 2010.03,触发器是时序数字电路的重要组成部分。触发器是由逻时序,晶体管性质分(1)BJT（Bipoar Junction Transistor)集成 电路触发器； (2)MOS型集成电路触发器。,9.1.1 触发器的分类,工作方式分：异步工作方式，无时钟，基本RS触发器； 同步工作方式，有时钟，时钟触发器。,结构方式分（仅限时钟触发器）维持阻塞触发器、 边沿触发器 主从触发器。

18、,逻辑功能分RS触发器、JK触发器、D触发器、 T触发器、T触发器。,14章 触发器和时序逻辑电路 2010.03,晶体管性质分(1)BJT（Bipoar Junction T,触发器按工作方式分基本RS触发器和时钟触发器。基本RS触发器具有置“0”、置“1”的功能 。,9.1.2 触发器的逻辑功能,触发器的置“0”功能就是在时钟作用下使触发器成为“0”状态；置“1”功能就是在时钟作用下使触发器成为“1”状态；保持就是触发器在时钟作用下，不改变状态；计数功能就是触发器每来一个时钟信号，触发器就改变一次状态，即每来一次时钟触发器的状态翻转一次。,14章 触发器和时序逻辑电路 2010.03,触发器按工作方式分基本RS触发器和时钟触发器。,RS触发器具有保持、置“0”、置“1”功能； JK触发器具有保持、置“0”、置“1”、计数功能； D触发器具有置“0”、置“1”功能； T 触发器具有保持、计数功能； T触发器仅具有计数功能。,时钟触发器有RS触发器、JK触发器、D触发器、T触发器、T触发器五种。时钟触发器的逻辑功能有四种： 置“0”、置“1”、保持和计数功能 。,14章 触发器和时序逻辑电路 2010.03,RS触发器具有保持、置“0”、置“1”功能；,