数字电子技术基础第四版组合逻辑电路解析课件.ppt

《数字电子技术基础第四版组合逻辑电路解析课件.ppt》由会员分享，可在线阅读，更多相关《数字电子技术基础第四版组合逻辑电路解析课件.ppt（70页珍藏版）》请在三一办公上搜索。

1、学习要点,?,了解组合逻辑电路的特点和工作原理。,?,掌握组合逻辑电路的分析、设计方法。,?,了解组合逻辑电路中的竞争冒险现象。,第四章,组合逻辑电路,1,4.1,概,述,2,数字电路,组合逻辑电路：,t,时刻输出仅与,t,时刻,输入有关，与,t,以前的,状态无关。,时序逻辑电路：,t,时刻输出不仅与,t,时刻,输入有关，还与电路过,去的状态有关。,3,组合电路范畴：,时序电路范畴：,加法器、译码器、编码器、数据选择器、只读存储器,计数器、寄存器、动态存储器,组合电路是时序电路的一部分,4,组合电路：,组合逻辑,电路,1,a,2,a,n,a,1,y,2,y,m,y,组合逻辑电路的框图,),(,

2、A,F,Y,?,）,a,a,(a,f,y,),a,a,(a,f,y,),a,a,(a,f,y,n,m,m,n,n,?,?,?,?,2,1,2,1,2,2,2,1,1,1,?,?,?,5,组合电路的特点：,1.,输出仅由输入决定，与电路之前状态无关；,2.,电路结构中,无,反馈环路（无记忆）；,3.,能用基本门构成，即任何组合逻辑电路都能,用三种基本门实现。,6,4.2,组合逻辑电路的,分析和设计,7,4.2.1,组合逻辑电路的分析,8,逻辑图,逻辑表,达式,1,1,最简与或,表达式,2,2,1,2,3,(,),(,)(,)(,),?,?,Y,YY,Y,AB,BC,AC,?,?,?,Y,AB,B

3、C,AC,例,1,：,9,A,B,C,Y,0,0,0,0,0,1,0,1,0,0,1,1,1,0,0,1,0,1,1,1,0,1,1,1,0,0,0,1,0,1,1,1,最简与或,表达式,3,真值表,3,4,电路的逻,辑功能,当输入,A,、,B,、,C,中有,2,个或,3,个为,1,时，输,出,Y,为,1,，否,则输出,Y,为,0,。,所以这个电路,实际上是一种,3,人表决用的,组合电路：只,要有,2,票或,3,票,同意，表决就,通过。,4,?,?,?,Y,AB,BC,AC,10,11,例,2,：,功能：输入不一致鉴别器,12,例,3,：,1,Z,A,C,?,?,2,Z,B,C,?,?,功能：

4、可控的两位二,进制原码至反码的变,换电路。,例,4,：,1,2,1,3,3,(,),(,),(,),(,),Z,A,B,AB,Z,Z,Z,A,B,Z,A,B,A,B,?,?,?,?,?,?,?,?,?,?,函数表达式,：,真值表：,电路功能：,一位数字比较器,1,2,3,1,1,1,A,B,Z,A,B,Z,A,B,Z,?,?,?,?,?,?,?,?,?,13,14,例,5 (P162),4.2.2,组合逻辑电路的设计,二、设计步骤,一、设计任务,用基本逻辑门设计出能完成实际问题,或命题要求的电路。,15,例,1,：,设计一个监视交通信号灯工作状态的逻辑电,路。当信号灯发生故障时发出信号提醒工作

5、人员,进行维修。,16,1.,抽象,RAG,RAG,G,RA,AG,R,G,A,R,Z,?,?,?,?,?,输入变量,输,出,R,A,G,Z,0,0,0,1,0,0,1,0,0,1,0,0,0,1,1,1,1,0,0,0,1,0,1,1,1,1,0,1,1,1,1,1,?,输入变量,:,红（,R,）、黄（,A,）、绿（,G,）,规定灯亮时为“,1,”，不亮时为“,0,”,?,输出变量：故障信号（,Z,）,规定正常工作时,Z,=0,，故障时,Z=1,2.,列出真值表,3.,写出逻辑表达式,17,4.,化简,5.,最简与或表达式,AG,RG,RA,G,A,R,Z,?,?,?,?,6.,画出电路图,

6、18,19,例,2,：,码制转换电路的设计。,要求：输入为三位二进制码，,输出为格雷码。,解：,1,）真值表,20,2,）化简,3,）逻辑图,4.3,若干常用的组合逻辑电路,21,4.3.1,编码器,编码的任务：,把原始数据、指令或标志信,号变换成该系统所采用的数,码制。,编码器：,把指令或状态等转换为与其对应,的二进制信息代码的电路。,?,普通编码器,?,优先编码器,22,23,24,一、二进制编码器,设：编码器有,M,个输入，在这,M,个输入中，,只有一个输入为有效电平，其余,M,-1,个输入,均为无效电平。有,N,个输出。则二者之间满,足,M,2,N,的关系。,例：,设计一个编码器，要求

7、把,07,这,8,个十进制,数编成二进制代码。用与非门实现。（假设有效,电平为低电平）,二进制编码器,将一般信号编为二进制代,码的电路。,有效电平为,0,约束条件：,25,1,i,j,I,I,?,?,解：,1,）确定二进制代码的位数,M=8=2,3,N=3,2,）列出编码表,26,3,）写出对应的逻辑表达式：,27,2,4,5,6,7,4,5,6,7,1,2,3,6,7,2,3,6,7,0,1,3,5,7,1,3,5,7,(,),(,),(,),Y,I,I,I,I,I,I,I,I,Y,I,I,I,I,I,I,I,I,Y,I,I,I,I,I,I,I,I,?,?,?,?,?,?,?,?,?,?,?

8、,?,?,?,?,4,）画逻辑图,画逻辑图：,28,29,二、,8421BCD,码编码器（二,十进制编码器）,输出：四位二进制代码,输入：,09,共十种状态,解：,1,）确定二进制代码的位数。,M=10,由,M,2,N,得,N=4,2,）列编码表,30,31,3,）写出逻辑表达式：,3,8,9,8,9,2,4,5,6,7,4,5,6,7,1,2,3,6,7,2,3,6,7,0,1,3,5,7,1,3,5,7,(,),(,),(,),(,),Y,I,I,I,I,Y,I,I,I,I,I,I,I,I,Y,I,I,I,I,I,I,I,I,Y,I,I,I,I,I,I,I,I,?,?,?,?,?,?,?,

9、?,?,?,?,?,?,?,?,?,?,?,4,）画逻辑图（略）,32,三、优先编码器,8,线,-3,线优先编码器,74HC148,1,、功能表,输入,：,共,8,个输入端,（脚注号码越大，优先,权越高），低电平有效。,输出,：,选通输入端,(,片选端,):,选通输出端,:,扩展输出端,:,0,7,I,I,?,2,1,0,Y,Y,Y,?,?,?,?,?,、,、,S,?,S,Y,EX,Y,33,74HC148,内部结构,低电平,34,?,例：,用两片,74HC148,优先编码器组成一个,16,线,-,4,线,优先编码器，将,16,个低电平输入信号编为,00001111,共,16,个,4,位二进制

10、代码。其中,的优先,权最高，,的优先权最低。,15,A,35,0,15,A,A,0,A,36,37,4.3.2,译码器,译码,：把二进制数码“翻译”成十进制数码或“翻,译”成其他形式的代码或控制电平。,对于译码器输入端的某一种组合，只有一个输出端为有,效电平，其余输出端均为相反电平。,38,一、二进制译码器,例：设计一个三位二进制代码的译码器（,3,线,8,线译码器）,解：,1,）分析要求,输入：一组三位二进制代码。,输出：与代码相对应的,8,个信号。,39,输,入,输,出,A,2,A,1,A,0,Y,7,Y,6,Y,5,Y,4,Y,3,Y,2,Y,1,Y,0,0,0,0,0,0,0,0,0,

11、0,0,1,0,0,1,0,0,0,0,0,0,1,0,0,1,0,0,0,0,0,0,1,0,0,0,1,1,0,0,0,0,1,0,0,0,1,0,0,0,0,0,1,0,0,0,0,1,0,1,0,0,1,0,0,0,0,0,1,1,0,0,1,0,0,0,0,0,0,1,1,1,1,0,0,0,0,0,0,0,2,）真值表,40,3,）逻辑表达式：,7,0,1,2,7,2,0,1,2,2,1,0,1,2,1,0,0,1,2,0,m,A,A,A,Y,m,A,A,A,Y,m,A,A,A,Y,m,A,A,A,Y,?,?,?,?,?,?,?,?,.,4,）画逻辑电路图,1,、二极管译码矩阵,2

12、,、用与非门构成的译码器,41,二极管译码矩阵,42,42,低电平,输出,附加控制端,用与非门构成的译码器,43,二、中规模集成译码器,74HC138,1,、逻辑符号,译码输入,使能输入,译码输出,低位,高位,44,44,输,入,输,出,S,1,A,2,A,1,A,0,0,X,X,X,X,1,1,1,1,1,1,1,1,X,1,X,X,X,1,1,1,1,1,1,1,1,1,0,0,0,0,1,1,1,1,1,1,1,0,1,0,0,0,1,1,1,1,1,1,1,0,1,1,0,0,1,0,1,1,1,1,1,0,1,1,1,0,0,1,1,1,1,1,1,0,1,1,1,1,0,1,0,0

13、,1,1,1,0,1,1,1,1,1,0,1,0,1,1,1,0,1,1,1,1,1,1,0,1,1,0,1,0,1,1,1,1,1,1,1,0,1,1,1,0,1,1,1,1,1,1,1,3,2,S,S,?,0,1,2,3,4,5,6,7,Y,Y,Y,Y,Y,Y,Y,Y,2,、,74HC138,的功能表：,45,0,2,1,0,0,1,2,1,0,1,2,2,1,0,2,7,2,1,0,7,(,),(,),(,),.,(,),Y,A,A,A,m,Y,A,A,A,m,Y,A,A,A,m,Y,A,A,A,m,?,?,?,?,?,?,?,?,3.,逻辑表达式：,46,47,48,例,1,：,三、用

14、译码器构成函数发生器,P,186,请写出,Y,的逻辑函数式,3,4,5,(,),Y,Y,Y,Y,?,3,4,5,Y,Y,Y,?,?,?,3,4,5,(3,4,5),m,m,m,m,?,?,?,?,?,Y,A,BC,AB,C,AB,C,?,?,?,49,例,2,：用,74138,构成下,列函数发生器：,1,2,(,),Y,AB,C,A,B,C,Y,AB,BC,?,?,?,?,?,解：,1,2,(1,2,3,5),(3,6,7),Y,m,Y,m,?,?,?,?,50,4.3.3,数据选择器,数据选择器,是一个多输入、单输出的组合电路，,它的功能类似于一个多档开关。,51,一、双四选一数据选择器,7

15、4153,1,、逻辑图,52,2,、逻辑符号（半片）,S=,1,无论,D,3,D,0,为何值，选择器不工作。,0,可以传送数据。,2,）,A,1,A,0,数据选择端，相当于地址。,1,）,S,使能输入,注意：,3,）,D,3,D,0,数据输入端。,53,3,、功能表,4,、逻辑函数式,3,0,0,1,1,2,2,3,3,0,i,i,i,Y,m,D,m,D,m,D,m,D,m,D,?,?,?,?,?,?,?,54,设计实例,1,：用两个“四选一”接成“八选一”,7,0,1,2,6,0,1,2,5,0,1,2,4,0,1,2,3,0,1,2,2,0,1,2,1,0,1,2,0,0,1,2,D,A,

16、A,A,D,A,A,A,D,A,A,A,D,A,A,A,D,A,A,A,D,A,A,A,D,A,A,A,D,A,A,A,Y,),(,),(,),(,),(,),(,),(,),(,),(,?,?,?,?,?,?,?,?,55,设计实例,2,：用,2,N,选一数据选择器实现,N+1,个变量的逻辑函数。,设计思想：,将,N,个变量接数据选择器的选择输入端（即地址端）,余下的一个变量作为数据选择器的数据输入端。,56,例：用,74153,实现三变量函数。,(,),(1,3,5,6),F,A,B,C,m,?,?,解一：设,B,接,A,1,，,C,接,A,0,。,F,A,B,C,A,BC,AB,C,AB

17、C,?,?,?,?,0,1,2,3,0,1,m,m,A,m,A,m,?,?,?,?,?,?,?,?,0,0,1,1,2,2,3,3,D,m,D,m,D,m,D,m,?,?,?,?,?,?,?,?,0,(,),B,C,A,A,B,C,ABC,A,BC,?,?,?,?,?,?,57,解二：设,A,接,A,1,，,B,接,A,0,。,0,1,2,3,F,m,C,m,C,m,C,m,C,?,?,?,?,58,4.3.4,加法器,一、一位加法器,1.,半加器,定义：,半加,两个一位二进制数相加，不考虑进位输入。,半加器,实现半加逻辑的电路,设计步骤：,1,）输入变量,A,B,表示两个一位二进制数。,输出

18、变量,S,相加后的和数。,输出变量,CO,向高位的进位数。,59,2,）真值表,3,）逻辑函数式,S,A,B,AB,A,B,CO,AB,?,?,?,?,?,4,）逻辑图,60,2.,全加器,定义：,全加,两个同位的加数和来自低位的进位数三者相加。,全加器,实现全加逻辑的电路。,61,设计步骤：,1,）输入变量,A,i, B,i,A,、,B,两个数的第,i,位。,C,i-1,来自低位的进位。,输出变量,S,i,本位数和。,C,i,向相邻高位的进位数。,2,）真值表,(1,2,4,7),(3,5,6,7),i,i,S,m,C,m,?,?,?,?,3,）逻辑函数式,62,4,）逻辑图,63,利用串行

19、进位加法器实现：,1,2,1,3,3,(,),(,),(,),(,),Z,A,B,AB,Z,Z,Z,A,B,Z,A,B,A,B,?,?,?,?,?,?,?,?,?,?,函数表达式,：,真值表：,电路功能：,一位数字比较器,1,2,3,1,1,1,A,B,Z,A,B,Z,A,B,Z,?,?,?,?,?,?,?,?,?,64,4.3.5,数值比较器,4.4,组合逻辑电路,中的竞争冒险,65,66,4.4.1,竞争,-,冒险现象及成因,67,一、竞争,组合电路中，若某个变量通过两条以上的路径到达,输出端，由于每条路径上的延时不同，到达终点的,时间就有先有后。这一现象称“竞争”。这种多路,径的变量称为

20、具有竞争能力的变量。,例：,竞争不是在两个变量之间进行的，而是指同一变量,在不同路径上的传播快慢。,68,二、冒险,当某个变量发生变化，出现竞争时，在输出端出现,不应有的尖脉冲，这种情况称为“冒险”。,(,),1,Y,A,A,A,A,?,?,?,?,?,1) “ 0 ”,型冒险。（,A+A,型冒险）,69,2) “ 1 ”,型冒险。（,A,A,型冒险）,(,),0,Y,A,A,A,A,?,?,?,?,?,70,4.4.2,消除竞争,-,冒险现象的方法,一、接入滤波电容,尖峰脉冲很窄，用很小的电容就可将尖峰削弱,到,VTH,以下。,二、引入选通脉冲,取选通脉冲作用时间，在电路达到稳定之后，,P,的高电平期的输出信号不会出现尖峰。,