《嵌入式系统》ppt课件.ppt

《《嵌入式系统》ppt课件.ppt》由会员分享，可在线阅读，更多相关《《嵌入式系统》ppt课件.ppt（44页珍藏版）》请在三一办公上搜索。

1、杨词慧,2014.10,嵌入式系统, STM32微控制器,STM32微控制器,1 STM32F103的性能指标,1 STM32F103的性能指标,STM32F103的主要功能ARM Cortex-M3核最高主频72MHz512kB Flash、64kB RAM1个USB、1个CAN 、5个USART、 3个SPI、2个I2C、2个I2S 、1个SDIO 、112个GPIO,1 STM32F103的性能指标,STM32F103的主要功能（续）3个ADC、2个DAC、8个定时器FSMC总线（支持NOR，NAND，SRAM）12通道DMA控制器Serial wire debug (SWD) 、JTA

2、G 接口启动：用户Flash、系统存储器、SRAM,1 STM32F103的性能指标,STM32F103xC, STM32F103xD and STM32F103xEperformance line block diagram, Datasheet P12,JC-STM32CB核心板（STM32F103）,JC-STM32CB核心板核心芯片：ST STM32F1038M NOR Flash：SST39VF6401，16bit128M NAND Flash：K9F1G08U0C，8bit8MHz CPU晶振，32768Hz RTC晶振1个10M/100M以太网接口,1 STM32F103的性能指

3、标,JC-STM32CB核心板（续）1路音频输出和1路音频输入1个10-pin JTAG调试接口1个4-pin SWD串行调试接口Reset按钮、自定义LED，电源LED1个精密可调电阻连接到片内ADC输入,1 STM32F103的性能指标,JC-STM32CB核心板（续）使用CPLD扩展IO口及地址译码，型号EPM240T100C5N板载10/100M网卡控制器，型号DM9000AEP，16bit总线接口,1 STM32F103的性能指标,1 STM32F103的性能指标,启动模式选择,JC-STM32CB核心板（续）SWD接口：1-3.3V，2-SWDIO，3-SWCLK，4-GNDJTA

4、G接口：1-3.3V，2-3.3V，3-TRST，4-nRST，5-TDI， 6-TDO，7-TMS，8-GND，9-TCK，10-GND,1 STM32F103的性能指标,扩展口定义,扩展口定义（续）,1 STM32F103的性能指标,RS232接口,1 STM32F103的性能指标,外部扩展总线,2 STM32F103的硬件结构,STM32F103的BGA144封装, Datasheet P24,STM32F103的BGA100封装, Datasheet P25,STM32F103的LQFP144封装, Datasheet P26,STM32F103的LQFP100封装, Datashee

5、t P27,STM32F103的LQFP64 封装, Datasheet P28,STM32F103的WLCSP64 Ballout封装, Datasheet P29,STM32F103的引脚引脚功能,2 STM32F103的硬件结构,2 STM32F103的硬件结构,GPIOGPIO端口的每个位可以由软件分别配置成多种模式输入浮空、输入上拉、输入下拉、模拟输入开漏输出、推挽式输出、推挽式复用功能、开漏式复用功能,2 STM32F103的硬件结构,GPIO（续）每个I/O口由7个寄存器来控制配置寄存器：GPIOx_CRL, GPIOx_CRH数据寄存器：GPIOx_IDR, GPIOx_ODR

6、置位/复位寄存器：GPIOx_BSRR复位寄存器：GPIOx_BRR锁定寄存器：GPIOx_LCKR,2 STM32F103的硬件结构,I/O端口位的基本结构,2 STM32F103的硬件结构,5V兼容I/O端口位的基本结构,2 STM32F103的硬件结构,端口位配置表,注：CNF1、CNF0、MODE1、MODE0位于GPIOx_CRL、 GPIOx_CRH寄存器中，PxODR是数据寄存器,2 STM32F103的硬件结构,输出模式位,2 STM32F103的硬件结构,GPIO（续）复位期间和刚复位后，复用功能未开启，I/O端口被配置成浮空输入模式。复位后，JTAG引脚被置于输入上拉或下拉

7、模式：PA13：JTMS、 PA15：JTDI、 PB4： JNTRST置于上拉模式PA14：JTCK置于下拉模式,2 STM32F103的硬件结构,GPIO（续）当作为输出配置时，写到输出数据寄存器上的值(GPIOx_ODR)输出到相应的I/O引脚。输入数据寄存器(GPIOx_IDR)在每个APB2时钟周期捕捉I/O引脚上的数据。所有GPIO引脚有一个内部弱上拉和弱下拉，当配置为输入时，可被激活或断开。,2 STM32F103的硬件结构,GPIO（续）单独的位设置或位清除在单次APB2写操作里，可以只更改一个或多个位。通过对GPIOx_BSRR、GPIOx_BRR中想要更改的位写1来实现的。

8、没被选择的位将不被更改。,2 STM32F103的硬件结构,GPIO（续）所有端口都有外部中断能力如使用外部中断线，端口必须配置成输入模式。,2 STM32F103的硬件结构,GPIO（续）复用功能复用输入：端口须配置成输入模式(式(浮空、上拉或下拉)，且输入引脚由外部驱动。复用输出：端口必须配置成复用功能输出模式(推挽或开漏)。 双向复用：端口位必须配置复用功能输出模式(推挽或开漏)，输入驱动器被配置成浮空输入模式。,2 STM32F103的硬件结构,GPIO（续）软件重新映射I/O复用功能可以把一些复用功能重新映射到其他一些脚上。这时，复用功能就不再映射到它们的原始引脚上了。通过软件配置相

9、应的寄存器来完成。,2 STM32F103的硬件结构,GPIO（续）外设的GPIO配置, Datasheet P110,2 STM32F103的硬件结构,GPIO（续）GPIO寄存器, Datasheet P113,端口配置低寄存器(GPIOx_CRL) (x=A.E),2 STM32F103的硬件结构,GPIO（续）GPIO寄存器, Datasheet P113,端口配置高寄存器(GPIOx_CRH) (x=A.E),2 STM32F103的硬件结构, Datasheet P129,GPIO寄存器地址映像和复位值,2 STM32F103的硬件结构,时钟控制GPIO寄存器, Datasheet P70,APB2外设时钟使能寄存器(RCC_APB2ENR),谢谢！,STM32F10 x 的两个系列,STM32F10 x 结构框图,