信号完整性测试课件.ppt

《信号完整性测试课件.ppt》由会员分享，可在线阅读，更多相关《信号完整性测试课件.ppt（110页珍藏版）》请在三一办公上搜索。

1、2022/12/3,1,高速信号完整性测试和验证技术,2022/12/3,2,内容,信号完整性测试内容高速电路中的常见问题和测试技巧衡量高速信号质量的重要手段和方法：眼图和抖动测试与分析高速互连的阻抗测试与分析,2022/12/3,3,内容,信号完整性测试内容测试对于信号完整性设计的重要性阻抗的测试波形的测试时序的测试电源完整性的测试S参数或SPICE模型的建模工作均衡和预加重误码率的测试案例分析高速电路常见测试问题和调试技巧衡量高速信号质量的重要手段和方法：眼图和抖动测试与分析高速互连的阻抗测试与分析,2022/12/3,4,客户调查：您需要哪一项测试？,System test,(funct

2、ional check; debug),2022/12/3,5,信号完整性内容,波形完整性（Waveform integrity）时序完整性（Timing integrity）电源完整性（Power integrity）信号完整性分析的目的就是用最小的成本，最快的时间使产品达到波形完整性、时序完整性、电源完整性的要求。,2022/12/3,6,测试能帮我们做些什么？,验证验证我们的硬件设计是否符合设计要求验证我们的信号质量是否达到设计要求：波形，时序，电源验证仿真结果和实测结果的一致性：波形，时序，电源验证模型的准确性调试调试的目的：发现问题，解决问题问题是否是硬件设计的问题？问题是否是器件的

3、原因：驱动能力？模型？问题是否是布局布线的问题：拓扑？端接？阻抗？走线长度？串扰？,2022/12/3,7,信号完整性在硬件不同阶段的工作,需求分析、方案选择（define）,原理图设计阶段（sch design）,PCB设计阶段（cadsi）,调试、问题解决阶段（debug）,SI测试SI仿真,SI仿真,SI仿真,SI测试SI仿真,2022/12/3,8,阻抗测试,阻抗不连续带来的问题反射问题波形质量问题时序问题阻抗测试的目的验证PCB走线阻抗控制验证CABLE阻抗控制查找阻抗不连续点（阻抗突变、断路、短路）,2022/12/3,9,波形测试,幅度、上升时间、下降时间、频率、周期、单调性、噪

4、声、上冲下冲、振铃等等毛刺、矮波、宽度等抖动测试、眼图测试,2022/12/3,10,波形测试模板测试,2022/12/3,11,时序测试,时序测试的内容：建立时间、保持时间测试走线长度测试抖动测试时序不满足带来的问题建立时间和保持时间违规会带来数据读取上的问题比如误码等毛刺,2022/12/3,12,建立/保持时间,数据,输出,时钟,2022/12/3,13,违反建立时间,数据,时钟,输出,D,CK,Q,数据,输出,建立,保持,?,2022/12/3,14,PI问题：引起的原因,电源分配系统设计主要包括电压调整模块、去耦电容和电源/地平面三方面的设计。设计不当产生的后果是同步切换噪声（SSN

5、），也被称为同步切换输出（SSO）或电源/地弹噪声，主要是由封装和插座电感而引起的。,2022/12/3,15,PI问题：测试,测试工具：示波器，50欧姆同轴电缆，50欧姆可焊接电缆，隔直板选择AC耦合，50欧姆输入阻抗测试全频段的噪声，之后选择1M欧姆输入阻抗测试低频段噪声。同时通过FFT变换，知道频谱分布。,2022/12/3,16,链路建模的两种方法：仿真和测试,目前常用的高速电路仿真软件ANSOFTHSPICECADENCE建立在模型的基础上器件厂家提供的IBIS模型/SPICE模型/S参数等自己建模得到的链路模型如过孔/传输线模型等,优点节约硬件成本：可以在设计前进行仿真分析降低设计

6、风险灵活：不同走线长度，不同速率，不同环境情况下的分析,缺点受到模型准确度的限制，特别是链路模型的精度不能真实反应信号真实运行环境,2022/12/3,17,链路建模的两种方法：仿真和测试,目前常用的高速测试仪器信号波形质量：实时示波器DPO70K/采样示波器DSA8200信号时序关系：逻辑分析仪TLA5K/TLA7K频域测试：采样示波器DSA8200/实时频谱仪建立在实际环境的基础上依赖于仪器/测试方法/测试环境,优点真实反应信号真实运行环境，最真实的结果没有模型精度的限制,缺点硬件成本高：必须在单板加工完成/器件贴装后才能进行设计风险高：如设计有问题，有可能浪费我们研发时间和人力物力不灵活

7、：只能在特定的走线长度，速率，特定的环境情况下进行测试,2022/12/3,18,当前高速芯片接收端都使用了均衡,在发送端是一个“OPEN”的眼睛,在接收端是一个“CLOSE”的眼睛,怎么去测试这个眼图？,但是如果我在这点进行测试 我发现眼图是闭合的 ,我不想在这点去测试信号，因为我想知道通道对信号的影响,2022/12/3,19,均衡和预加重的测试,软件实现均衡:张开眼图进行显示 (示波器作为接收端)让设计人员看到接收端内部的信号波形情况我们可以使用80SJNB软件分析均衡后的信号 针对已知PRBS码型自动获得 Taps 值,2022/12/3,20,抖动、眼图和浴盆曲线,2022/12/3

8、,21,抖动、噪声和误码原因分析,2022/12/3,22,更完整/更准确地分析BER,误码率(BER),更准确地推断眼图轮廓和BER,2022/12/3,23,包含抖动、噪声，BER的三维“浴盆曲线”,包含了抖动、噪声、误码率的三维“浴盆曲线”更加准确的描述出了误码率的根源，同时能更加准确的预测出误码率,2022/12/3,24,SI引起的现象和根源,2022/12/3,25,串扰引起的现象和根源,2022/12/3,26,波形的测试单调性测试,2022/12/3,27,波形的测试地弹,2022/12/3,28,波形的测试反射,2022/12/3,29,眼图测试噪声,2022/12/3,30

9、,眼图测试抖动,2022/12/3,31,茶歇和Q/A,2022/12/3,32,高精度信号完整性基础,2022/12/3,33,内容,信号完整性内容高精度信号完整性测试基础信号保真度信号完整性测试的关键指标流行的信号完整性测试设备高速电路常见问题和调试技巧衡量高速信号质量的重要手段和方法：眼图和抖动测试与分析高速互联的阻抗测试和分析,2022/12/3,34,信号完整性测试的基础信号保真度,2022/12/3,35,信号完整性测试的工具,2022/12/3,36,信号完整性的基本分析方法,2022/12/3,37,高速信号完整性测试的准备,需要了解的背景知识信号完整性的概念和内容常见的信号完

10、整性问题的现象、原因常见的信号完整性问题解决方法对软件仿真、硬件设计、PCB设计测试的了解信号完整性测试内容测试的目的发现问题、解决问题问题是否是硬件设计问题问题是否是器件原因驱动能力、模型？问题是否是布局布线问题？拓扑、端接、阻抗、走线长度、串扰？,2022/12/3,38,了解您的信号特性,被测信号类型串行/并行总线？差分还是单端上升时间（速度）频率时钟选择测试仪器的关键指标探头影响带宽和上升时间采样模式时钟恢复时间精度,2022/12/3,39,没有探头及仪表有探头及仪表,Gain = - RC RE,f0 = 1,2 RCCC,Gain = - (RC|RP) RE,f0 =,2 (R

11、C|RP)(CC+CP),1,NOTE: VCC 为交流对地,DUT,探头及仪表,探头如何影响测量测量系统,2022/12/3,40,你的电路是这辆车，货物是探头负载,太重的探头负载会让信号不能正常工作！,2022/12/3,41,探头的选择等效负载举例,一个CMOS逻辑器件驱动了七个门，连接了一个10X衰减探头后有什么后果？CMOS电路，24pf/Load，3fp/Gate差分信号传输过程会受到探头负载影响,2022/12/3,42,探头的选择等效负载举例,2022/12/3,43,探头输入阻抗对信号传输的影响,Frequency,100M,10M,1M,100k,10k,1k,100,10

12、,1,100,1k,10k,100k,1M,10M,100M,1G,10G,InputImpedance,Zo0.15 pF/500 ,Active1.0 pF/1 M,1X Passive100 pF/1 M,10X Passive10 pF/10 M,10X Passive probe loading goes to 159 at 100 MHz,2022/12/3,44,典型的高速探头,2022/12/3,45,基于示波器的信号完整性测试,观察信号的有无，大致是否和期望相符定量分析信号的特性，测量幅度、频率、上升时间、下降时间、脉冲宽度、脉冲个数、过冲等观测电路是否有偶发故障，并分析其重

13、复性，研究其成因信号完整性测试，是否有噪声、过冲、振铃、非单调、抖动等特性射频信号频谱、调制分析捕获信号，研究其和一些标准（自定义的或者标准化组织制订的）的对应情况，得到规范的测试报告PCIE、SATA、Ethernet、USB使用示波器采集和存储信号，并用其它自定义方法分析电流电压和瞬态功率测量测试系统的组成部分,2022/12/3,46,示波器的几个角色,最通用的调试工具发现问题定位问题分析问题解决问题一致性验证工具采集数据按照标准分析；得出与标准的符合情况构建基于示波器的专用测试系统数据采集器采集数据后分析处理宽带射频接收机,观察信号的有无，大致是否和期望相符定量分析信号的特性，测量幅度

14、、频率、上升时间、下降时间、脉冲宽度、脉冲个数、过冲等观测电路是否有偶发故障，并分析其重复性，研究其成因信号完整性测试，是否有噪声、过冲、振铃、非单调、抖动等特性射频信号频谱、调制分析捕获信号，研究其和一些标准（自定义的或者标准化组织制订的）的对应情况，得到规范的测试报告使用示波器采集和存储信号，并用其它自定义方法分析电流电压和瞬态功率测量测试系统的组成部分,2022/12/3,47,示波器的关键指标,带宽和上升时间探头带宽选择高采样率下的长存储波形捕获率每秒钟捕获多少个波形？发现未知问题的概率示波器的高级触发定位特定故障的能力定位关键分析波形的能力故障搜索能力针对总线标准的分析高精度定时和抖

15、动分析波形显示,想看看不到有没有故障？有故障，是何种故障，在哪里？故障的重复性怎样？看到抓不到边沿触发？能力太弱高级触发？功能不足，或是性能太低偶尔碰运气抓到一次，下一次呢？抓到测不准示波器测试能力有限示波器分析能力不足拿来不会用裸体示波器示波器调试能力不了解没有时间查看厚厚的使用手册,2022/12/3,48,示波器的带宽（模拟带宽）,0 dB6 div at 50 kHz,- 3 dB4.2 div at bandwidth,V,0.707V, fBW,2022/12/3,49,带宽对测试结果的影响,2022/12/3,50,带宽和谐波,2022/12/3,51,示波器的带宽影响转换时间(

16、Transition-time)的测量值低通滤波器(一阶)的效应 (带宽X上升时间 = 0.35) 测量值是系统的合成结果 (示波器带宽需大于输入信号带宽)使用350MHz带宽，即1ns上升时间(0.35/350M)的示波器，测量1ns上升时间的方波信号 (示波器带宽等于输入信号带宽时)测量值如下 :使用1GHz带宽，即350ps上升时间(0.35/1G)的示波器(示波器带宽大于输入信号带宽3倍)测量值如下 :,示波器带宽 v.s. 上升时间,2022/12/3,52,114MHz时钟信号的“5倍”规则,2022/12/3,53,问题我们为什么需要五次谐波？,2022/12/3,54,差分信号

17、的数据率比较,2022/12/3,55,被测信号上升时间的考虑,Assumption: Frequency = 0.4 / Rise -Time (20%-80%)Required BW for 5% measurement accuracy = Frequency x 1.2,2022/12/3,56,单次采样和重复采样,2022/12/3,57,采样率影响,混淆（混迭）信号(Aliasing)频率为f的正弦波, 小于2f 采样率,2022/12/3,58,采样率,采样率不足使测量上升时间产生误差。采样率的決定，須使用公式: BW=0.35/tr,2022/12/3,59,实时示波器的优点（

18、Real Time Oscilloscope）,实时示波器更先进的电路调试能力实时发现电路故障实时显示波形强大的触发能力更强的分析能力长采集内存（100M采集内存）能够进行复杂的抖动分析可以在软件中实现PLL进行时钟恢复可以测试并行总线的眼图更强的通用性更适合于通用的电路测试支持测试小于2.5Gbps的所有高速信号电路连接方便,取样示波器测试电压范围有限仅能捕获重复的信号眼图测试需要外触发或时钟恢复时钟恢复电路内嵌在示波器中，灵活性不如软件实现方案抖动分析能力不足更加专用/用于通用电路故障定位的能力较弱超过1Gbps的光电测试高速脉冲测试一般是通过SMA连接测试,2022/12/3,60,取样

19、示波器的优点(Sampling Oscilloscope),实时示波器带宽有限一般小于20GHz带宽导致最快的信号发生ISI效应噪声相对较大最快的A/D没有提供高的垂直分辨率8bit垂直分辨率实现相同的带宽需要更高的成本,取样示波器带宽高仪器没有引入ISI (70+GHz)垂直精度较高（14位A/D）噪声极低眼图显示更清楚模块化结构硬件扩展方便支持TDR测试能够测试阻抗,2022/12/3,61,选择合适的示波器进行信号完整性测试,2022/12/3,62,实时频谱仪/信号源分析仪,优点带宽高动态范围大抖动和噪声极低支持测试相位噪声等射频参数缺点只能测试时钟信号连接限制不能连续采集实时波形仅能

20、进行简单抖动分析无法实时显示波形无法估算误码率,2022/12/3,63,典型的信号完整性测试工具：BERT,优点测试误码率系统级的工具直接测试高速链路和接受端性能缺点测试时间过长抖动分析功能弱信号连接限制不能连续采集实时波形无法实时显示波形需要外部时钟价格昂贵，功能单一,2022/12/3,64,茶歇和Q/A,2022/12/3,65,高速电路常见测试问题和调试技巧,2022/12/3,66,您需要哪一项测试？,System test,(functional check; debug),2022/12/3,67,内容,高速信号故障发现和定位技巧高速差分LVDS的测试方法高速串行总线的信号完整

21、性测试高速标准总线的测试方法和实例（PCIExpress）,2022/12/3,68,调试电路，您经常遇到的问题？,想看看不到有没有故障？有故障，是何种故障，在哪里？故障的重复性怎样？看到抓不到边沿触发？能力太弱高级触发？功能不足，或是性能太低偶尔碰运气抓到一次，下一次呢？抓到测不准示波器测试能力有限示波器分析能力不足拿来不会用裸体示波器示波器调试能力不了解没有时间查看厚厚的使用手册,2022/12/3,69,高速数字系统的故障,2022/12/3,70,电路的运行方式,电路在实时运行故障产生的原因多种即便您已经知道有故障，也很难知道它出现的确切时间您一次能够抓多少信号找故障？两次抓信号之间是

22、否需要时间？,2022/12/3,71,电路故障在哪里？针在哪里？,3m左右，2.5,0.03m左右,2022/12/3,72,触发定位信号完整性问题,隔离时间故障毛刺脉冲宽度超时时序（AB事件序列）信号边沿（斜率）异常隔离幅度问题欠幅脉冲幅度异常隔离并行数字信号故障建立/保持时间违规触发逻辑状态触发逻辑组合触发隔离串行逻辑信号故障串行触发,2022/12/3,73,高速电路信号完整性故障调试实例,2022/12/3,74,1、定位PCB残桩导致的发射问题,2022/12/3,75,2、通过触发定位高速电路中的总线竞争,2022/12/3,76,3、通过触发定位高速电路中的驱动能力问题,202

23、2/12/3,77,4、通过触发定位并行总线的建立/保持时间故障,测量建立/保持时间建立时间和保持时间是多少？是否满足器件手册的技术指标？,2022/12/3,78,定位信号完整性故障的触发方式总结,毛刺触发亚稳态效应，串扰，异步竞争矮波触发亚稳态效应，总线竞争，驱动能力不足斜率触发驱动能力不足，PCB走线发射，端接和匹配不当建立保持时间违规触发并行总线时序问题，数据锁存余量不足幅度异常触发总线干扰问题，电源异常时间溢出触发时钟漏失问题，总线时序问题逻辑组合触发,2022/12/3,79,电路调试隐含前提：已经知道有故障,0.03m左右,2022/12/3,80,如何发现未知的故障,采集,死区

24、时间,采集到一个波形,漏失波形漏失潜在的故障,采集下一个波形,2022/12/3,81,利用示波器的波形捕获率能够发现未知故障,对于任何示波器，在显示刷新的时候都会有死区时间，这时被测信号无法被捕获当死区时间增加时，看到低出现频率的故障信号的可能性就会降低,波形捕获率:,2022/12/3,82,波形捕获率对测试结果的影响,模拟实时,提高波形捕获率,数字存储,波形捕获率:,毛刺被丢失,2022/12/3,83,偶发信号故障的发现是前提,2022/12/3,84,隔离多路并行总线的信号完整性故障,逻辑毛刺触发多通道同时实时监测加亮显示毛刺位置和细节建立/保持时间违规触发多通道同时检测加亮显示毛刺

25、位置和细节模拟域和数字域联合触发模拟特征和逻辑总线时间关联快速隔离故障总线分析故障原因,2022/12/3,85,高速并行总线的信号完整性故障定位实例,120M时钟， 12路高速数据传输有无更高效的方法定位并行总线信号完整性故障,2022/12/3,86,多路并行总线的信号完整性故障调试技术,了解并行总线的特点寻找多路总线的问题实时监测多路总线显示总线故障位置逻辑毛刺宽度，出现频率，位置3种逻辑毛刺测量故障信号模拟特性示波器联合触发和多路逻辑信号相关联显示分析故障波形，确定毛刺成因,2022/12/3,87,多路并行总线的信号完整性故障定位,2022/12/3,88,并行总线信号完整性测试总结

26、,能够观测高速信号的总线运行，包括模拟行为和逻辑行为两个层面，其中最重要的是两种行为的互相影响情况发现问题：逻辑分析仪是最有效观测总线运行的工具，快速求解定位问题：逻辑分析仪是最有效定位总线时序错误的工具，快速求解建立/保持时间违规，逻辑毛刺，传输时延精确定位和分析：示波器是最直观的研究系统模拟行为的工具时间相关地观测模拟和逻辑信号，能最大化工作效率可测性设计，是信号完整性测试的基础必须要在设计之初考虑方便的测试端口适于探测对电路的影响最小自定义测试端口或者专用置具,2022/12/3,89,茶歇,思考题总线的亚稳态故障通过什么触发能够定位？总线的驱动能力不足一般通过什么触发能够快速定位？,2

27、022/12/3,90,内容,高速信号故障发现和定位技巧高速差分LVDS的测试方法高速串行总线的信号完整性测试高速标准总线的测试方法和实例（PCIExpress）,2022/12/3,91,高速差分信号传输实例,2022/12/3,92,高速差分LVDS信号测试,LVDS差分信号完整性测试项目LVDS差分信号的探测方法测试点的选取，测试探头的选择LVDS差分信号测试考虑,2022/12/3,93,差分信号测试内容,幅度测试共模电压差模电压幅度差模电压峰值幅度单端电压幅度时间测试差分SkewRX负载端的上升时间，下降时间抖动测试TIE眼图估算误码率TJBER去加重测试差分阻抗测试,2022/12

28、/3,94,差分信号四种探测方法,2022/12/3,95,LVDS TX发射端测试：示波器作为接收机,SMA电缆直接连接示波器观测当发送端和接收端没有构成通路时，只适用于验证发射端（断路测试）应用: 发射端测试DUT接受端的端接阻抗只能是50欧姆单端，100欧姆差分时，才适用使用两条示波器通道需要Deskew,2022/12/3,96,LVDS信号环路测试（Live Link) ：,2022/12/3,97,直接使用有源差分探头测试,2022/12/3,98,两根有源单端探头测试LVDS信号,2022/12/3,99,LVDS的测试考虑总结,了解设计器件的指标推荐的测试方法推荐的测试工具关键

29、的测试项目探测的选择选择合适的测试点选用高频差分或单端探头选择尽可能高的共模抑制比探头负载尽可能小尽可能短的连接测试仪器的选择带宽/上升时间合理选取测试时钟支持抖动测试功能支持眼图测试功能,2022/12/3,100,内容,高速信号故障发现和定位技巧高速差分LVDS的测试方法高速串行总线的信号完整性测试高速标准总线的测试方法和实例（PCIExpress）,2022/12/3,101,高速串行总线标准和发展,2022/12/3,102,高速串行总线特点,差分信号传输差分测试项目嵌入式时钟时钟被嵌入到数据中免除时钟与数据传输时延的偏差PCB布线更简洁实现更长的传输距离与速度需要从接收的数据中恢复时

30、钟接收电路设有Clock & Data Recovery功能.输出端抖动大小与接收端的抖动容限是必须测试的指标测试信号眼图(Eye Diagram)锁相环PLL的时钟恢复电路的限制由于PLL带宽限制只能跟踪低频抖动,高频抖动将被过滤掉预加重和均衡技术,2022/12/3,103,高速串行总线主要定义,端口位于同一个芯片上、定义了一条链路的一组发射机和接收机通路一个差分信号对集合，一对用于传输，一对用于接收链路两个器件之间的双单工通信路径一条xN链路由N条通路组成,2022/12/3,104,高速串行信号链路示意图,2022/12/3,105,典型的串行总线测试位置,2022/12/3,106,

31、高速串行信号的信号完整性测试基本术语,一致性测试(Compliance Test)标准化组织定义设计和测试规范发射机测试（TX）测试芯片发射端口的信号完整性信号幅度信号定时信号眼图信号抖动接收端测试抖动容限测试幅度容限测试传输电缆测试（Cable）差分阻抗测试夹具（Test Fixture）测试码型,2022/12/3,107,流行高速串行电路设计和测试过程,2022/12/3,108,内容,高速信号故障发现和定位技巧高速差分LVDS的测试方法高速串行总线的信号完整性测试高速标准总线的测试方法和实例（PCIExpress）,2022/12/3,109,高速串行信号完整性测试实例:PCI-E,2022/12/3,110,PCI Express信令和测试方法,