集成电路原理第四章课件.ppt
《集成电路原理第四章课件.ppt》由会员分享,可在线阅读,更多相关《集成电路原理第四章课件.ppt(121页珍藏版)》请在三一办公上搜索。
1、D漏极Drain G栅极GateS源极SourceB衬底Bulk,假设VG=0V时,栅氧化层中无电荷存在,则可通过对不同VG下器件能带分布的情况分析器件的工作原理。,图4-1 NMOS结构示意图,压控四端有源器件,图4-2 不同VG下NMOSFET能带分布,4.1.2 MOS器件的阈值电压Vth 阈值电压使MOS器件沟道区进入强反型(s=2FB)所需的栅电压。,(4-1),M-S系统,Si-SiO2系统,Si衬底,耗尽区电离电荷,式中 MS栅与衬底的接触电位差VBS衬底与源之间的衬偏电压S衬底表面势FB硅衬底的体费米势QSS硅与SiO2界面的单位面积电荷量(C/cm2)QB0零衬偏时SiO2下
2、面耗尽层单位面积的电荷量(C/cm2)Qi调沟离子注入时引入的单位面积电荷量 (C/cm2)Cox单位面积的栅电容VFB平带电压 体效应因子(衬底偏置效应因子),C/cm2,(“+”PMOS;“”NMOS),(C/cm2) NSS=10101011 cm-2,F/cm2,nI=1.51010cm-3 (测量值) MS=体材料的接触电势 栅材料的接触电势 (注:在此,接触电势为相对于本征Si而言),Si=11.90=8.85410-14F/cm,例4-1已知:n+ Poly-Si栅NMOS晶体管,栅氧厚度Tox=0.1m,NA=31015cm-3,ND=1020cm-3,氧化层和硅界面处单位面积
3、的正离子电荷为1010cm-2,衬偏VBS=0V。求:Vth,解: NMOS衬底费米势:,n+ Poly-Si栅接触电势:Poly-Si=0.56(V)得:,单位面积氧化层电容:,耗尽层固定电荷:,Si-SiO2界面电荷密度:,则:,体效应因子:,4.1.3 MOSFET的简单大信号模型参数 (1)非饱和区(vGSVth,vDS(vGS-Vth) 详细推导见晶体管原理,在此列出表达式:,(4-2),Sah方程,由C.T.Sah提出。见“Characteristics of MOSFET”,IEEE Trans. ED,Vol.ED-11,PP324-345,July,1964。, Si衬底沟道
4、区表面迁移率,(适用于3-5mP阱CMOS工艺的SPICE MOS2模型参数),W 有效沟道宽度(栅长)L 有效沟道长度(栅宽)k=COX (A/V2) 称为导电系数=(COXW)/L (A/V2) 称为跨导参数,(2) 饱和区(vGSVth,vDS(vGS-Vth),(4-3),式中为沟道长度调制因子 (V-1),5m硅栅P栅CMOS工艺典型值:,例4-2已知:n+ Poly-Si栅NMOS晶体管宽长比W/L=100m/10 m,漏、栅、源、衬底电位分别为5V,3V,0V,0V。n=580cm2/Vs,其他参数与例4-1相同。求: 漏电流iDS。 若漏栅源衬底电位分别为2V,3V,0V,0V
5、,则IDS=?,解: 由已知得: vGS=3V,vDS=5V,vBS=0V 而由例4-1得Vth=0.439V vDS=5V(vGS-Vth)=3-0.439=2.561(V) 器件工作在饱和区,则:,(若不考虑沟道长度调制,IDS=0.629mA), 若vGS=3V,vDS=2V,vBS=0V,则 vDS=2V(vGS-Vth)=3-0.439=2.561V 器件工作在非饱和区:,4.1.4 MOSFET小信号参数(1)跨导gm 表示交流小信号时vGS对ids的控制能力(vDS恒定) 饱和区:,(4-4),非饱和区:(线性区),(4-5),(2)沟道电导gds 表示交流小信号时,vDS对id
6、s的控制能力(vGS恒定)。 饱和区:,(4-6),=0,则?,非饱和区:(线性区),(4-7),(3) 品质因数0 表示开关速度正比于栅压高出阈值电压的程度,可作为频率响应的指标。,(4-8),其中:,(载流子从SD的渡越时间), 高速电路需gm尽可能大。 vGS,或Vth 0,有利于电路速度提高。但另一方面:,vGS vDS,电路功耗增大。 Vth 逻辑摆幅,电路抗干扰能力下降。,应折中考虑。 100晶向的n型反型层(P型衬底)表面电子迁移率大于111晶向的迁移率,大约为111晶向P型反型层中空穴迁移率的3倍。所以,高速nmos电路多选择100晶向P型衬底。,4.5 MOS器件分类与比较(
7、1) MOS器件分类,MOSFET,图4-3 各类MOSFET符号与特性比较,图4-3 各类MOSFET符号与特性比较,图4-3 各类MOSFET符号与特性比较,图4-3 各类MOSFET符号与特性比较,(2) Vth的比较,Vth= MS +2FB ,Al栅: E-NMOS 0 + + D-NMOS 0 + + E-PMOS 0 D-PMOS 0 N+硅栅:E-NMOS 0 + + D-NMOS 0 + + E-PMOS 0 D-PMOS 0 ,+,+,P+硅栅:E-NMOS 0 + + + D-NMOS 0 + + + E-PMOS 0 + D-PMOS 0 + ,+,在集成电路工艺中,通
8、常需要对阈值电压进行调整,使之满足电路设计的要求,此工序称为“调沟”。即向沟道区进行离子注入(Ion Implantation),以改变沟道区表面附近载流子浓度,与此相关的项用 表示。一般调沟用浅注入,注入能量在6080KeV左右;若异型注入剂量、能量较大,则可注入到体内,形成埋沟MOS(Buried-Channel MOS)。,4.1.6 MOS器件与双极型晶体管BJT的特性比较 MOSFETMetal Oxide Semiconductor Field Effect Transistor BJTBipolar Junction Transistor,图4-4 双极与MOS器件输出特性曲线,
9、4.2 NMOS逻辑IC,4.2.1 静态MOS反相器分类,图4-5 各类静态MOS反相器, 静态MOS电路的特点(1)可在直流电压下工作。(2)当完成一个逻辑过程后,只要条件不变,其最终结果可长 时间以一种稳定状态保持下来。(3)电路的线路形式可与同功能的双极型电路类似。,4.2.2 NMOS反相器 (1) 电阻负载,反相器静态特性通常用电压传输特性(V0Vi)来描述。可由负载的伏安特性、输入管特性及电源电压三要素导出。 由负载特性:,(4-9),图4-6 电阻负载反相器,则,其负载线方程:,(4-10),可得:,(4-11),图4-7 负载线方程曲线 图4-8 传输特性曲线,由传输特性曲线
10、(图4-8)可见: (1)VOH=VDD(2)RL,VOL(3)RL,过渡区变窄要使反相器性能,须有大阻值RL。,(2) 饱和负载反相器(E/E) 由图4-9所示,对于负载管TL:,TL始终处于饱和区,因此称为饱和负载反相器。,1)静态特性: 包括输出特性、传输特性和直流噪声容限。 输出特性 反相器的输出特性考虑两个状态:开态(导通态: Ion、Von)和关态(截止态:Ioff、Voff)。,图4-9 E/E NMOS反相器,开态时,负载管TL:,(4-12),而:,即:,(4-13),可见,要使VOL,须有gmLgmI,即:(W/L)L(W/L)I。 其中,(4-14),而输入管跨导:,(4
11、-15),关态时,截止电压Voff即输出高电平。忽略Ioff,有:,(4-16),则,与式4-13联立,得:,或,(4-17),由以上分析可知,反相器导通时,TL、TI都导通,输出低电平VOL,并由两管得跨导之比决定 有比电路。,区分有比电路和无比电路的一个简单方法: 如输出低电平时输入管和负载管都导通,为有比电路,反之则为无比电路。,传输特性 根据如前所述方法由电源电压、负载管伏安特性和输入管特性可确定 E/E NMOS反相器传输特性曲线如图 4-9示。,图4-9 E/E反相器传输特性曲线,定义:,(4-18),则,(4-19), R,VOL,过渡区。, 直流噪声容限(或指定噪容)要使反相器
12、抗干扰能力强,就须:其逻辑摆幅大VOH,VOL高VDD和I/L1。高增益过渡区,电压放大系数KV输入管跨导gmI。,图4-10 直流噪声容限,其中:VIL、VIH分别为输入低电平上限和输入高电平的下限。VNML、VNMH则为低电平噪容和高电平噪容。,2)瞬态特性假设: 不考虑MOS管本身的存贮时间和渡越时间; 电路输出端的全部电容等效为负载电容; 输入波形为理想方波.,(4-20),可见,负载电容CL,tf。即电容存贮的电荷量减小,对于相同的泄放电流所需的放电时间就变短。,当VOH/VOL=1520,计算下降时间tf的简化公式为,而上升(充电)时间近似计算公式:,(4-21),从上式可以看出,
13、负载电容CL或L都可使tr。,上升时间tr与下降时间tf之间的比较:,图4-11 考虑了延迟的输出波形,应注意的是,在上升过程中: VO升高,TL衬底偏置效应,VthL,当VOVOH=VDD-VthL,TL处于临界导通状态,导通电阻很大,导电电流很小,上升过程变缓,充电时间曲线拖着一个“长尾”。,改进措施:采用非饱和负载、自举负载。,3)速度功耗乘积 静态功耗反相器不接负载处于导通状态时的功耗。,(4-22),平均直流静态功耗:,(4-23), 瞬态附加功耗Pt反相器做开关器件使用时,在高低电平转换期间对负载电容CL充、放电所消耗的功率。,(4-24),其中,f为开关频率,,(一般trtf)。
14、,而要使MOS电路工作速度,应有tr,即对负载电容充电的电流,则,可以看出,降低功耗与提高速度是矛盾的。因此需要有一个新的指标来综合衡量电路性能集成电路优值(延时功耗积),得延时功耗乘积:,(4-25),定义平均延迟时间:,充分导通当反相器输出高电平时,虽然VthL随着VO而增大,但VGG较大VGSL较大,即使输出VOH=VDD时仍能保证VGSLVthL,即TL充分导通,从而饱和负载E/E NMOS反相器上升沿“长尾”现象得到改善。,当反相器截止(输出高电平)时,TL处于充分导通状态,充电电流,tr,有利于提高速度。但需双电源,且功耗大,综合而言,其电路优值改进不大。,(3) 非饱和负载反相器
15、,(4) 自举负载反相器,图4-12 自举负载反相器,自举(Bootstrapping)过程预充电管T3使T2的VG2(VDD-VT3),在 VO上升过程中,通过电容Cb的正反馈作用,电荷增量在CS、Cb上形成电荷分配,产生电压增量V,使T2的栅电压随VO的升高而升高“自举”,由于Cb的反馈作用而在T2栅极产生一迭加的增量电压:,(4-26),在电路设计时,需要设置适当的, 即调整CS、Cb的比例,使增量电压V 足够大,以确保T2进入非饱和态,即:,(4-27),即,(4-28),则,(4-29),(称为自举率),在此,集成工艺中一般NMOS器件阈值电压相同,即VT2=VT3=VT,当V=VO
16、=2VT时,就有VG2=VDD-VT+2VT=VDD+VT,此时达到饱和/非饱和临界状态。VO继续增大,VG2电位随着升高,T2管进入非饱和区,同时可使瞬态VOH=VDD,且提高了工作速度。,但应注意: 该电路的静态VOH=VDD-2VT。因此,提出了两种改进型的自举负载结构,如图4-13所示。,其中T4为提拉管,使VOH=VDD-VT4,R为上拉电阻使VOH=VDD。,图4-13 两种改进型自举负载反相器,?,(5)E/D NMOS反相器,图4-14 E/D 反相器剖视图,负载管TL为耗尽型NMOS,VGSL=0VTD,始终导通,且在大部分时间内工作在饱和区,保持恒流特性,与E/E NMOS
17、反相器相比,有更长的时间以较大的电流充电,tr;随着VO的升高,VTD因衬偏效应而降低,充电电流有所下降,总的看来,其性能优于E/E反相器。,该结构的主要特点:(1)VOhmax=VDD,可在低电源电压下工作。(2)直流特性强烈依赖于VTD,由ID饱和=IE非饱可得:,(4-30),VTD,VOL,不需调W/L,可使芯片面积减小。(3)负载管具有恒流源特性,工作速度较快。,图4-15 不同负载形式的充放电能力比较,(6) 小结有比电路的弱点: 直流功耗较大(Vi=“1”,两管同时导通) 两元件相互依赖(为保证VOL足够低,R大) 输出波形得上升沿和下降沿极不对称(充放电能力不同),因此,发展了
18、CMOS互补(Complementary)反相器。,(1)P阱CMOS反相器,图4-16 P阱CMOS反相器剖面图, 由PMOS工艺发展而来,并与之兼容。 n-Sub掺杂浓度较低,而P阱浓度较高(一般高12量级), 使VTP,较易实现VTN=VTP,无需离子注入调沟。 nmos做在阱内,迁移率较低,有利于与pmos性能相匹配。,4.3 CMOS反相器,(2)N阱CMOS反相器,图4-17 N阱CMOS反相器剖面图,与E/D NMOS工艺相兼容,便于制作与TTL逻辑的电源系统兼容的NMOS-CMOS混合电路。 nmos做在轻掺杂的P-Sub上,确保NMOS的高迁移率、低Cj和低 ,以保证NMOS
19、的性能最优化,尤其适用于C2MOS,多米诺电路等采用NMOS器件较多的动态电路。 N阱中衬底电流为电子电流,n较高,寄生电阻较小,衬底电流易于泄放,寄生衬底电压较低。,4.3.1 CMOS逻辑电路的特点 1)静态功耗极低(WnW)。 2)工作电源电压范围宽(318V)。 3)抗干扰能力强,其直流噪声容限一般可达到3040%VDD。4)逻辑摆幅大(VssVDD)。 5)输入阻抗高(1081010)。 6)扇出能力强。(扇出因子N0可达50,但随着所带电路数目 的增多,工作速度有所下降)。 7)温度稳定性好。,CMOS逻辑 TTL逻辑塑料封装 -40+85 0+70陶瓷金属封装 -55+125 -
20、55+125实际 -70+150注意:MOS器件的亚阈区和饱和区的温度特性有所不同。,8)抗辐射能力强。9)成本低。 10)动态功耗与工作频率密切相关(P动=CLfVDD2)。4.3.2 CMOS反相器特性分析 (1) CMOS反相器工作原理 结合如前所示的CMOS反相器电路结构和剖面示意图,分析其工作过程如下:Vi=“0”时:VGSn=0,VGSp=-VDD p管导通,n管截止 VO=“1”=VDD,Vi=“1”时:VGSn=Vi,VGSp=0 n管导通,p管截止 VO=“0”(=0V)即:VOH-VOL=VDD 最大逻辑摆幅,且输出摆幅与p、n 管 W/L无关 (无比电路) 。(2)CMO
21、S反相器直流特性 1)直流传输特性,传输特性工作区: 负载管(P) 输入管(N)I: 非饱和 截止II: 非饱和 饱和III:饱和 饱和IV:饱和 非饱和V: 截止 非饱和,图4-18 传输特性与工作区划分,由反相器电路结构得反相器p、n管各偏置电压关系:,(4-31),(4-32),则,其中:,(4-33),注意“负号”,特性分析:I区; n管截止, VOH=VDDII区:Ip非+In饱=0,则参照式4-32,有:,(4-34),III区:Ip饱+In饱=0,此时反相器电流达到最大值,VO随Vi变化剧烈,称为高增益区或过渡区,有:,(4-35),其中,V*转换电平,若VTn=VTp,且Kp=
22、KnV*=VDD/2。IV区:Ip饱+In非=0,由式4-32得:,(4-36),V区:p管截止,VOL=0。实际上,p或n管截止时,反相器仍有微弱静态漏电流通过,主要由电路中pn 结漏电或表面漏电引起VOL0,VOHVDD。,2)直流噪声容限直流噪声容限表征主要有两种:指定噪容和最大噪容。 指定噪容 多用于实际生产对TTL电路的评价,即 高电平噪容:VNMH=VOH-VIH (VIH 输入高电平下限 ) 低电平噪容:VNML=VIL-VOL (VIL 输入低电平上限) 高电平噪容表征被驱动级输入高电平时的抗干扰能力,如:若驱动级输出VOH时,出现负向脉冲V,当 V VOH-VIH,仍可使被驱
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 集成电路 原理 第四 课件
链接地址:https://www.31ppt.com/p-1518353.html