第一章半导体产业介绍课件.ppt

《第一章半导体产业介绍课件.ppt》由会员分享，可在线阅读，更多相关《第一章半导体产业介绍课件.ppt（131页珍藏版）》请在三一办公上搜索。

1、集成电路器件与工艺,参考书目,半导体器件物理与工艺 施敏 苏州大学出版社微电子材料与制程 陈力俊 复旦大学出版社硅超大规模集成电路工艺技术-理论实践与模型硅集成电路工艺基础 北京大学出版社芯片制造半导体工艺制程实用教程（第四版）， 电子工业出版社半导体技术天地 集成电路教育网,课程成绩,30%：平时成绩（作业、出勤、课上表现、笔记:不定期抽查）70%：期末考试考试内容以上课ppt和作业为主,W. Shockley,J. Bardeen,W. Brattain,第一个点接触式晶体管 1947 - by Bell Lab,点接触晶体管：基片是N型锗，发射极和集电极是两根金属丝。这两根金属丝尖端很细

2、，靠得很近地压在基片上。金属丝间的距离：200250m,第一章前言,1947年圣诞前夕，贝尔实验室的科学家肖克利(William Shockley)和他的两助手布拉顿(Water Brattain 、巴丁（John bardeen)在贝尔实验室工作时发明了世界上第一个点接触型晶体管,1956年的诺贝尔物理学奖,Ti 公司的Kilby 12个器件，Ge 晶体,第一章 前言,1958年时，集成电路是如此的粗糙！,杰克-基尔比,(Fairchild Semi.),Si IC,第一章 前言,第一个单片集成电路,简短回顾,Bardeen, Brattain, Shockley, 第一个锗双极晶体管194

3、7, Bell Labs. Nobel prizeAtalla, 第一个Si基MOSFET , 1958, Bell Labs.Kilby (TI) & Noyce (Fairchild),发明集成电路, Nobel prize平面工艺, Jean Hoerni, 1960, Fairchild第一个CMOS 电路, 1963, Fairchild“Moores law” coined 1965, FairchildDennard, 定标法则, 1974, IBMFirst Si technology roadmap published 1994, USA,摩尔定律（Moores Law),硅

4、集成电路二年（或二到三年）为一代，集成度翻两番，工艺线宽约缩小30%，芯片面积约增1.5倍，IC工作速度提高1.5倍,DRAM,半导体电子：全球最大的工业,Explosive Growth of Computing Power,Pentium IV,1st transistor1947,1st electronic computer ENIAC (1946),Vacuum Tuber,1st computer(1832),Macroelectronics Microelectronics Nanoelectronics,IC在各个发展阶段的主要特征数据,Intels CPUYear of in

5、troductionTransistors4004 1971 2,2508008 1972 2,5008080 1974 5,0008086 1978 29,000286 1982 120,000386 processor 1985 275,000486 DX processor 1989 1,180,000Pentium processor 1993 3,100,000Pentium II processor 1997 7,500,000Pentium III processor 199924,000,000Pentium 4 processor 200042,000,000,Intel 公

6、司CPU芯片集成度的发展,Intel 公司第一代CPU4004 1971,电路规模：2300个晶体管生产工艺：10um最快速度：108KHz,Intel 公司CPU386TM,电路规模：275,000个晶体管生产工艺：1.5um最快速度：33MHz,Intel 公司最新一代CPUPentium 4,电路规模：4千2百万个晶体管生产工艺：0.13um最快速度：2.4GHz,ITRS International Technology Roadmap for Semiconductors http:/ 预言硅主导的IC技术蓝图,等比例缩小原则Scaling down,由欧洲电子器件制造协会（EECA

7、）、欧洲半导体工业协会（ESIA）、日本电子和信息技术工业协会（JEITA）、韩国半导体工业协会（KSIA）、台湾半导体工业协会（TSIA）和半导体工业协会（SIA）合作完成。,器件尺寸下降，芯片尺寸增加互连层数增加掩膜版数量增加工作电压下降,器件几何尺寸：Lg，Wg，tox，xj 1/k衬底掺杂浓度N k电压Vdd 1/k 器件速度 k芯片密度 k2,器件的等比例缩小原则Constant-field Scaling-down Principle,器件结构类型集成度电路的功能应用领域,集成电路的分类,按器件结构类型分类,双极集成电路：主要由双极型晶体管构成NPN型双极集成电路PNP型双极集成电

8、路金属-氧化物-半导体(MOS)集成电路：主要由MOS晶体管(单极型晶体管)构成NMOSPMOSCMOS(互补MOS)双极-MOS(BiMOS)集成电路：是同时包括双极和MOS晶体管的集成电路。综合了双极和MOS器件两者的优点，但制作工艺复杂。,集成度：每块集成电路芯片中包含的元器件数目,按集成度分类,数模混合集成电路(Digital - Analog IC) ： 例如 数模(D/A)转换器和模数(A/D)转换器等。,按电路的功能分类,数字集成电路(Digital IC)： 是指处理数字信号的集成电路，即采用二进制方式进行数字计算和逻辑函数运算的一类集成电路。,模拟集成电路(Analog IC

9、)： 是指处理模拟信号(连续变化的信号)的集成电路， 通常又可分为线性集成电路和非线性集成电路 ： 线性集成电路：又叫放大集成电路，如运算放大器、电压比较器、跟随器等。 非线性集成电路：如振荡器、定时器等电路。,标准通用集成电路 通用集成电路是指不同厂家都在同时生产的用量极大的标准系列产品。这类产品往往集成度不高，然而社会需求量大，通用性强。,按应用领域分类,专用集成电路 根据某种电子设备中特定的技术要求而专门设计的集成电路简称ASIC（Application Specific Integrated Circuit)，其特点是集成度较高功能较多，功耗较小，封装形式多样。,1. 特征尺寸 (Fe

10、ature Size) / （Critical Dimension） 特征尺寸定义为器件中最小线条宽度(对MOS器件而言，通常指器件栅电极所决定的沟道几何长度),描述集成电路工艺技术水平的三个技术指标,减小特征尺寸是提高集成度、改进器件性能的关键。特征尺寸的减小主要取决于光刻技术的改进。集成电路的特征尺寸向深亚微米发展，目前的规模化生产是0.18m、0.13m工艺， Intel目前将大部分芯片生产制程转换到0.06 m 。,2. 晶片直径(Wafer Diameter) 为了提高集成度，可适当增大芯片面积。然而，芯片面积的增大导致每个圆片内包含的芯片数减少，从而使生产效率降低，成本高。采用更大

11、直径的晶片可解决这一问题。晶圆的尺寸增加，当前的主流晶圆的尺寸为8吋，正在向12吋晶圆迈进。下图自左到右给出的是从2吋12吋按比例画出的圆。由此，我们对晶圆尺寸的增加有一个直观的印象。,尺寸从2吋12吋成比例增加的晶圆,3.DRAM 的容量 RAM (Random-Access Memory)随机存取存储器 分为动态存储器DRAM (Dynamic )和静态存储器SRAM(Static),中国IC产业分布图,中芯国际集成电路制造有限公司 上海华虹(集团)有限公司 华润微电子(控股)有限公司 无锡海力士意法半导体有限公司 和舰科技(苏州)有限公司 首钢日电电子有限公司 上海先进半导体制造有限公司

12、 台积电(上海)有限公司 上海宏力半导体制造有限公司 吉林华微电子股份有限公司,近年中国集成电路与分立器件制造前十大企业是：,飞思卡尔半导体(中国)有限公司 奇梦达科技(苏州)有限公司 威讯联合半导体(北京)有限公司 深圳赛意法半导体有限公司 江苏新潮科技集团有限公司 上海松下半导体有限公司 英特尔产品(上海)有限公司 南通富士通微电子有限公司 星科金朋(上海)有限公司 乐山无线电股份有限公司,近年中国集成电路封装测试前十大企业是：,炬力集成电路设计有限公司中国华大集成电路设计集团有限公司 (包含北京中电华大电子设计公司等) 北京中星微电子有限公司 大唐微电子技术有限公司 深圳海思半导体有限公

13、司 无锡华润矽科微电子有限公司 杭州士兰微电子股份有限公司 上海华虹集成电路有限公司 北京清华同方微电子有限公司 展讯通信(上海)有限公司,近年中国集成电路设计前十大企业是：,集成电路（Integrated Circuit） 制造工艺是集成电路实现的手段，也是集成电路设计的基础。,基础电路制造工艺,集成电路工艺技术主要包括: 1、原始硅片工艺 硅单晶拉制到最终形成作为IC衬底和有源区的硅片的一整套工艺技术。 2、掺杂工艺 包括各种扩散掺杂和离子注入掺杂技术。,3、微细图形加工工艺 包括图形的复印和刻蚀转移两个方面。 4、介质薄膜工艺 包括各种热生长技术和各种CVD技术。 5、金属薄膜工艺 包括

14、真空蒸发技术、溅射技术和CVD技术。,集成电路制造工艺简介生产工厂简介,国外某集成电路工厂外景,净化厂房,芯片制造净化区域走廊,Here in the Fab Two Photolithography area we see one of our 200mm 0.35 micron I-Line Steppers. this stepper can image and align both 6 & 8 inch wafers.,投影式光刻机,Here we see a technician loading 300mm wafers into the SemiTool. The wafers a

15、re in a 13 wafer Teflon cassette co-designed by Process Specialties and SemiTool in 1995. Again these are the worlds first 300mm wet process cassettes (that can be spin rinse dried).,硅片清洗装置,As we look in this window we see the Worlds First true 300mm production furnace. Our development and design of

16、 this tool began in 1992, it was installed in December of 1995 and became fully operational in January of 1996.,12英寸氧化扩散炉,Here we can see the loading of 300mm wafers onto the Paddle.,12英寸氧化扩散炉装片工序,Process Specialties has developed the worlds first production 300mm Nitride system! We began processing

17、 300mm LPCVD Silicon Nitride in May of 1997.,12英寸氧化扩散炉取片工序（已生长Si3N4）,2,500 additional square feet of State of the Art Class One Cleanroom is currently processing wafers! With increased 300mm & 200mm processing capabilities including more PVD Metalization, 300mm Wet processing / Cleaning capabilities

18、 and full wafer 300mm 0.35um Photolithography, all in a Class One enviroment.,PVD,化学汽相沉积CVD,化学汽相沉积CVD,Accuracy in metrology is never an issue at Process Specialties. We use the most advanced robotic laser ellipsometers and other calibrated tools for precision thin film, resistivity, CD and step heig

19、ht measurement. Including our new Nanometrics 8300 full wafer 300mm thin film measurement and mapping tool. We also use outside laboratories and our excellent working relationships with our Metrology tool customers, for additional correlation and calibration.,检测工序,Above you are looking at a couple o

20、f views of the facilities on the west side of Fab One. Here you can see one of our 18.5 Meg/Ohm DI water systems and one of four 10,000 CFM air systems feeding this fab (left picture), as well as one of our waste air scrubber units (right picture). Both are inside the building for easier maintenance

21、, longer life and better control.,去离子水生产装置,空气净化动力装置,离子注入,检查晶圆,Here we are looking at the Incoming material disposition racks,库房,阴极 阳极 集电极 基极 发射极 源极 栅极 漏极 N P N P N+ N+ 金属 N+ P型衬底 P型衬底 P型衬底 P型阱 PN结二极管 NPN晶体管 nMOS晶体管,集成电路中的基本元件结构,集成电路制造工艺分类,1. 双极型工艺（bipolar）2. CMOS工艺,1 双极型（NPN）集成电路工艺(典型的PN结隔离工艺),思考题,1

22、.与分立器件工艺有什么不同？2.埋层的作用是什么？3.需要几块光刻掩膜版(mask)?4.每块掩膜版的作用是什么？5.器件之间是如何隔离的？6.器件的电极是如何引出的？,衬底准备（P型）,光刻n+埋层区,氧化,n+埋层区注入,清洁表面,1.衬底准备2.第一次光刻N+隐埋层扩散孔光刻,生长n-外延,隔离氧化,光刻p+隔离区,+隔离注入,+隔离推进,3.外延层淀积4.第二次光刻P+隔离扩散孔光刻,光刻硼扩散区,硼扩散,5.第三次光刻P型基区扩散孔光刻,光刻磷扩散区,磷扩散,6.第四次光刻N+发射区扩散孔光刻,氧化,光刻引线孔,清洁表面,7.第五次光刻引线接触孔光刻,氧化,蒸镀金属,反刻金属,8.第

23、六次光刻金属化内连线光刻,NPN晶体管剖面图,Epitaxial layer 外延层,Buried Layer,埋层的作用,1.减小串联电阻（集成电路中的各个电极均从上表面引出，外延层电阻率较大且路径较长）,2.减小寄生pnp晶体管的影响,隔离的实现,1.P+隔离扩散要扩穿外延层，与p型衬底连通。因此，将n型外延层分割成若干个“岛” 。2. P+隔离接电路最低电位，使“岛” 与“岛” 之间形成两个背靠背的反偏二极管。,光刻掩膜版汇总,埋层区,隔离墙,硼扩区,磷扩区,引线孔,金属连线,外延层电极的引出,欧姆接触电极：金属与掺杂浓度较低的外延层相接触易形成整流接触（金半接触势垒二极管）。因此，外延

24、层电极引出处应增加浓扩散。,金属与半导体接触？,形成欧姆接触的方法？,低势垒，高复合，高掺杂,2 CMOS集成电路工艺,CMOS集成电路是目前应用最为广泛的一种集成电路，约占集成电路总数的95%以上。CMOS工艺技术是当代VLSI工艺的主流工艺技术，它是在PMOS与NMOS工艺基础上发展起来的。其特点是将NMOS器件与PMOS器件同时制作在同一硅衬底上。 CMOS工艺技术一般可分为三类，即 P阱CMOS工艺 N阱CMOS工艺 双阱CMOS工艺,双阱CMOS工艺,通常双阱CMOS工艺采用的原始材料是在N+或P+衬底上外延一层轻掺杂的外延层，然后用离子注入的方法同时制作N阱和P阱。,一、双阱工艺*

25、 n阱的形成,1. 外延生长,双阱CMOS工艺流程,2. 氧化生长,3.第一层掩膜（光刻1）“n阱注入”,4. n阱注入 磷注入,5. 退火,退火的作用是什么？,* p 阱的形成1. 第二层掩膜(光刻2) “p阱注入”,2. p阱注入 硼注入,3. 退火,二.浅槽隔离(STI)工艺Shallow-trench isolation * 槽刻蚀1长隔离氧化层（作用：保护有源区在去掉氮化物的过程中免受化学沾污）,2. 氮化硅淀积 Si3N4 （做为坚固的掩膜材料，有助于STI氧化物淀积过程中保护有源区；CMP过程中充当抛光的阻挡材料）,3.第三层 掩膜(光刻3) “浅槽隔离”,4. STI槽刻蚀 在

26、外延层上选择刻蚀开隔离区,5.去光刻胶,* STI氧化物填充沟槽衬垫氧化硅（改善硅与沟槽填充氧化物之间的界面特性）,2. 沟槽CVD氧化物填充,隔离槽CVD氧化硅,* STI 氧化层抛光 氮化物去除1.沟槽氧化物抛光(CMP) Chemical-mechanical polishing,2. 氮化物去除,三多晶硅栅结构工艺1栅氧化层的生长,为什么要重新生长栅氧化层？,2多晶硅淀积,3第四层 掩膜(光刻4) “多晶硅栅”,4多晶硅栅刻蚀,四轻掺杂漏（LDD）注入工艺* n- 轻掺杂漏注入1第五层掩膜(光刻5) “n-LDD注入”,2n- LDD注入 砷注入,LDD的作用是什么？ 大质量的掺杂材料

27、使得硅片的上表面成为非晶态，有助于维持浅结和获得更均匀的掺杂浓度。,* p- 轻掺杂漏注入1第六层掩膜(光刻6) “p-轻掺杂注入”,2p- LDD注入 BF2注入,五侧墙的形成1淀积二氧化硅,2二氧化硅反刻 用各向异性等离子刻蚀机进行侧墙反刻,六源/漏注入工艺* n+ 源/漏注入1第七层掩膜(光刻7) “n+源/漏注入”,2n+源漏注入 砷注入,* p+ 源/漏注入1第八层掩膜(光刻8) “p+源/漏注入”,2p+源/漏注入 硼注入,3退火,侧墙的作用？,保护沟道，在注入过程中阻止掺杂原子的进入,七接触(孔)的形成* 钛金属接触的制作1钛的淀积 钛淀积,2退火 钛硅化物接触形成,3钛刻蚀,接

28、触形成工艺的目的：在所有硅的有源区形成金属接触。金属接触可以使硅和随后淀积的导电材料更加紧密的结合起来。,钛是做金属接触的理想材料。钛的硅化物在有源区（源，漏，栅）保留下来。但是钛不与SiO2反应，从而容易的除去，而不需要额外的掩膜。,八局部互连(LI：local interconnect)工艺* LI氧化硅介质的形成1氮化硅化学气相淀积 氮化硅CVD,(将硅的有源区保护起来，使之与随后的掺杂淀积层隔绝),2掺杂氧化物的化学气相淀积,二氧化硅要用磷或硼掺杂，可以提高玻璃的介电特性。另外退火时候玻璃能够流动，得到平坦的表面,3. 氧化层抛光（CMP）,4第九层掩膜(光刻9) “局部互连”,局部互

29、连刻蚀,* TI金属的制作1.金属钛淀积(PVD工艺),钛衬垫于局部互联沟道的底部和侧壁上，充当钨和二氧化硅的粘合剂,2. 氮化钛(TiN)淀积,TiN淀积于钛金属层的表面，充当金属钨的阻挡层,3. 钨淀积(CVD工艺),4. 磨抛钨(CMP工艺),九通孔1和钨塞1的形成 * 通孔1的制作1第一层层间介质氧化物淀积（CVD）,2氧化物磨抛（CMP）,3第十层 掩膜(光刻10) “ILD-1”,第一层层间介质刻蚀,* 钨塞1的制作 1.金属淀积钛阻挡层（PVD） 钨充当将钨限制在通孔中的粘合剂 2. 淀积氮化钛（CVD） 氮化钛充当钨的扩散阻挡层 3淀积钨（CVD）,4. 磨抛钨（CMP）,十第

30、一层金属（金属1）互连的形成* 金属1互连的制作1金属钛阻挡层淀积（PVD） 钛充当钨塞和下层金属铝之间的良好键合,2淀积铝铜合金（PVD） 铝不稳定，铝中加入1的铜，提高了铝的稳定性,3淀积氮化钛（PVD）,氮化钛充当下一次光刻中的抗反射层,4第十一层掩膜(光刻11) “金属1互连”,金属刻蚀,十一. 通孔2和钨塞2的形成 * 通孔2的制作 1. ILD-2间隙填充 2ILD-2氧化物淀积,3ILD-2氧化物平坦化（CMP）4第十二层掩膜(光刻12) ILD-2刻蚀,* 钨塞2的制作1金属淀积钛阻挡层（PVD）,2淀积氮化钛（CVD）,3淀积钨（CVD）4磨抛钨（CMP）,十二. 第二层金属（金属2）互连的形成* 金属2互连的制作1 淀积、刻蚀金属22 填充第三层层间介质间隙3 淀积、平坦化ILD-3氧化物4. 刻蚀通孔3，淀积钛/氮化钛，淀积钨，平坦化,十三. 制作第三层金属（金属3）直到 制作压点和合金,CMOS 制作中的一般掺杂工艺,Table 17.2,1 在互联网上收集整理出一份IC发展历史的报告，要求概括主要器件的出现及相关工艺，不少于1500字。2 掌握双阱CMOS器件结构，总结制备双CMOS器件所需的工艺技术及步骤。,作业,