第3章：逻辑门电路课件.ppt

《第3章：逻辑门电路课件.ppt》由会员分享，可在线阅读，更多相关《第3章：逻辑门电路课件.ppt（121页珍藏版）》请在三一办公上搜索。

1、同学们好,2022/12/1,数字逻辑电路,2,数字逻辑电路,使用教材,数字电子技术基础,清华大学出版社出版伍时和、吴友宇等编写,主讲：伍时和,2022/12/1,数字逻辑电路,3,数字电子技术基础,第3章 逻辑门电路,3.1 分立元件门电路3.2 TTL集成逻辑门3.3 发射极耦合逻辑门（ECL）3.4 MOS逻辑门3.5 74系列和4000系列逻辑门电路的使用,主要内容 逻辑门电路是实现逻辑函数运算的硬件电路结构，并利用电路的输入和输出电平关系确定电路可以实现何种逻辑运算，通常采用正逻辑赋值，将电路的高电平赋值1，低电平赋值0，并用输入信号表示逻辑运算的自变量，用电路的输出信号表示逻辑函数

2、运算的因变量。 门电路的基本的电路元件是二极管、三极管（单极或双极型）及电阻等。 二极管与门、或门电路，三极管非门电路的工作原理。TTL门电路、CMOS门电路的电路结构和原理，以及使用中的注意事项等。 集电极开路门、传输门、三态输出门等。了解电路的输入特性和输出特性。,2022/12/1,数字逻辑电路,5,3.1 分立元件门电路,3.1.1 二极管开关特性,二极管的V安特性可以用下述指数表达式近似的表示。 ID=IDS(eVd/VT-1) 其中Vd 为二极管（PN结）的外加电压； VT=KT/q=1.3810-23/1.60210-19 ，在T=300 时，VT=25.8mV=26mV,K波尔

3、兹曼常数=1.3810-23 库V， q电子电荷量=1.60210-19 库， T绝对温度=2730C+ t0C。,2022/12/1,数字逻辑电路,6,由二极管的V安特性可以看出，若二极管外加正向电压，且超过二极管的正向开启电压Vth，二极管正向导通，流经二极管的电流较大，其正向电压降维持在0.50.7V之间，若将二极管作为一个开关元件，相当于开关闭合。若二极管外加反向电压，且不超过VBR，或小于Vth的正向电压，流过二极管的电流很小，外加电压基本上等于二极管两端的电压值，此时相当于开关断开。,如果将E改为电路的输入信号电压Vi，而且为高电平VH（比Vth大几倍以上）和低电平VL（小于Vth

4、）的脉冲电压信号，二极管可以当成理想的开关元件，Vi为高电平VH时，二极管导通，Vi为低电平VL时，二极管处于完全截止状态。 二极管从反向截止到正向导通，或者从正向导通到反向截止，其时间是很短的，若工作电压的频率不高，这种转换过程所需要的时间完全可以忽略不计。如果输入信号的频率很高时，脉冲周期到达s，ns级，就得考虑其影响了。,3.1.1 二极管开关特性,2022/12/1,数字逻辑电路,7,2二极管的开关特性 1)二极管的正向导通,二极管从反向截止转为正向导通过程所需要的时间称为正向开通时间。这个时间与反向的恢复时间相比较是很小的。在反向电压的作用下，势垒区变厚，存在一定的电荷积累，这部分积

5、累的电荷为PN结两边的掺杂离子的复合电荷，与正向导通的电荷积累相比要小得多。外加反向电压转为正向电压时，这部分电荷很快被外加的正向电源拉走，使PN结变窄（薄）。正向导通时，PN结的正向电压很小，正向电阻很小，且为多数载流子形成电流，故此电流上升很快，所以正向开通时间很短，与反向恢复时间相比可以忽略不计。,3.1.1 二极管开关特性,2022/12/1,数字逻辑电路,8,2)二极管从正向导通到截止有一个反向恢复过程。,当输入信号电压为高电平VH时，二极管正向导通，P区接输入信号的高电位端，N区接输入信号的低电位端，形成多数载流子的扩散电流。由于VHVDON(二极管正向导通电压降)，所以流过二极管

6、的正向电流IP为：,。,3.1.1 二极管开关特性,2022/12/1,数字逻辑电路,9,2)二极管从正向导通到截止有一个反向恢复过程。,当输入信号电压为高电平VH突变为低电平VL（其值为负VH）时，二极管由正向导通突然加上反向电压，理想的情况下ID0，但实际上存在一个恢复过程，开始，反向电流IR为：,式中VD为外加电压突变瞬间二极管PN结的电压降，约为 0.7V。,3.1.1 二极管开关特性,2022/12/1,数字逻辑电路,10,维持IR=VL/R这一过程所用的时间ts称为存储时间，然后才逐步下降到0.1IR 。规定此时才进入反向截止状态。反向电流从IR=VL/R下降到0.1IR 所用的时

7、间称为反向度越时间tr 。tf=ts+tr称为反向恢复时间。反向恢复时间一般在几个纳秒以下，长短与二极管的扩散电容及电阻R的大小有关。,3产生反向恢复过程的原因-电荷存储效应,3.1.1 二极管开关特性,2022/12/1,数字逻辑电路,11,3.1 分立元件门电路,当输入信号电压为高电平VH，P区接输入信号的高电位端，N区接输入信号的低电位端，形成多数载流子的扩散电流二极管正向导通。扩散到P区的自由电子和扩散到N区的空穴这些多数载流子在这两个区域并不是均匀分布的，而是形成靠近PN结附近浓度大，靠外接电极处浓度小的梯度分布。而且势垒区变窄，PN结存在一定的载流子存储。这是因为载流子跨越PN结到

8、达相应电极时需要一定的运动时间。二极管正向导通时，P区和N区的非平衡载流子的积累现象称为电荷存储效应 。,当输入信号电压由高电平VH突变为低电平VL，P区接输入信号的低电位端，N区接输入信号的高电位端，在突变的瞬间，正向时扩散到P区的自由电子和扩散到N区的空穴这些多数载流子形成，多数载流子由于电荷存储效应尚有一部分未达到外部连接电极。电荷存储效应积累非平衡载流子将形成反向漂移电流，即N区积累的空穴向P区漂移，P区积累的自由电子向N区漂移，在这部分积累的电荷消失之前，PN结也来不及变厚；这样PN结基本保留正向导通时基本相同数量级的反向电压降，所以二极管维持反向电流IR=VL/R，直到PN结两边积

9、累非平衡载流子基本消失，这一过程才开始结束；此后信号源向PN结补充空穴（N区一侧）和电子（P区一侧），电流也逐步下降，直到最终二极管截止，整个过程结束。,2022/12/1,数字逻辑电路,12,3.1.2 双极型三极管的开关特性,1. 双极型三极管（Bipolar junction Transistor，BJT）的结构,双极型三极管的基本结构以平面扩散型为主，即在一块单晶半导体上通过扩散掺杂外延扩散掺杂外延再扩散掺杂等工艺先后生产3层NPN型半导体或PNP型半导体，每层引出相应的连接电极，然后封装，就构成一个三极管。三层半导体按N、P、N型先后排布的，称为NPN型三极管； 三层半导体按P、N、

10、P型先后排布的，称为PNP型三极管。掺杂的浓度和每层的厚薄、层间的交界面都不相同，这些均由生产过程中进行严格控制 。,2022/12/1,数字逻辑电路,13,2. 双极型三极管的伏安特性,3.1.2 双极型三极管的开关特性,输入特性：是指基极电流和基极、发射极之间电压的大小关系；输出特性：是指集电极电流和集电极、发射极之间的电压大小关系。,输入特性：形状与二极管的正向特性基本相同。当基极与发射极之间外加电压VBE低于其正向开启电压Vth时，基极电流很小，可以认为接近于0，这种情况下，三极管处于截止工作状态；而当基极与发射极之间外加电压高于其正向开启电压Vth时，三极管的基极电流随VBE的上升而

11、快速上升。而且基极与发射极之间的电压一般不超过0.7V（硅材料管），处于开关工作状态的三极管，这一电压称为导通电压，并用VON表示。若VBE在VthVON之间变化，基极电流的变化量与VBE的变化量具有接近于线性变化的关系，这一范围内，三极管可以工作于放大状态或饱和状态。,2022/12/1,数字逻辑电路,14,2. 双极型三极管的伏安特性输出特性,3.1.2 双极型三极管的开关特性,图中直流负载线是指在直流电源电压的作用下，IC与VCE之间的变化关系。从图中可以看出，输出特性可以分成3个工作区。,2022/12/1,数字逻辑电路,15,3.1.2 双极型三极管的开关特性,2. 双极型三极管的伏

12、安特性输出特性,（1）截止工作区：IB为0以下的工作区，这一区域，IC很小，且等于ICEO，大小在1A以下，VCE接近于电源电压VCC。根据三极管的输入特性，此时VBE应低于其正向开启电压Vth，即就是双极型三极管的发射结外加反向电压（称为反偏）或外加正向电压但小于Vth的状态。而此时由于VCE接近于电源电压VCC，集电极电位高于基极电位（NPN型管），所以“集电结”外加反向电压（称为反偏）状态。（2）放大工作区：IC随IB正比增加的工作区域。在这一工作区，VBE在大于Vth和接近VON之间变化，ICIB，VCE对IC影响很小。三极管的发射结外加电压处于正向（正偏）状态。而此时由于VCE小于电

13、源电压VCC，但集电极电位还是高于基极电位（NPN型管），所以“集电结”外加反向电压（反偏）状态。,2022/12/1,数字逻辑电路,16,3.1.2 双极型三极管的开关特性,2. 双极型三极管的伏安特性输出特性,（3）饱和工作区：IC不随IB正比增加的工作区域。在这一工作区，VBE在大于或等于VON之间的范围变化，ICIB，而是等于集电极的饱和电流ICS，ICS(VCCVCES)/RC，VCE较小，并称其为饱和电压降VCES，且对IC影响较大。此时，三极管的发射结外加电压处于正向（正偏）状态VBE=0.7V。而此时由于VCE很小，在0.3V以下（硅管），使集电极电位还是低于基极电位（NPN型

14、管），所以“集电结”外加正向电压（正偏）状态。 处于开关工作状态的双极型三极管，稳定时，将工作于截止状态，或者饱和状态；只是在从饱和状态突变到截止状态的过程中，或从截止状态突变到饱和状态的过程中，中间一定会经历一段放大工作状态变化过程 。,2022/12/1,数字逻辑电路,17,3.1.2 双极型三极管的开关特性,2. 双极型三极管的伏安特性输出特性,双极型三极管的三种工作状态及其特点。,2022/12/1,数字逻辑电路,18,3.1.2 双极型三极管的开关特性,必定使VBE Vth，根据三极管的输入特性曲线，可以确定IB0，此时集电极电流IC很小，IC0，所以集电极外接电阻RC两端的电压也接

15、近于0，双极型三极管集电极与发射极之间连接的开关作用相当于有触点开关的“断开”。 输出电压：Vo=VCE=VCC,3. 双极型三极管的伏安特性脉冲工作特点,输入电压的低电平低于双极型三极管的开启电压时,2022/12/1,数字逻辑电路,19,3.1.2 双极型三极管的开关特性,3. 双极型三极管的伏安特性脉冲工作特点,输入信号电压Vi为高电平时，VBEVON=0.7V（硅管）,VCES为三极管集电极与发射极之间的饱和电压。,三极管集电极饱和电流,若不成立 ，晶体管工作于放大状态,而集电极电流为,晶体管处于饱和工作状态Vo=VCES=0.3V,2022/12/1,数字逻辑电路,20,3.1.2

16、双极型三极管的开关特性,4. 双极型三极管的脉冲工作波形和开关时间,1）脉冲工作波形,在理想的情况下电路的输出电压波形也是理想的脉冲电压信号。但是由于三极管内部电流和电压的建立不可能即时完成，故此输出电压的波形与输入电压波形不是同步地发生变化，而是落后于输入电压的波形。,2022/12/1,数字逻辑电路,21,3.1.2 双极型三极管的开关特性,4. 双极型三极管的脉冲工作波形和开关时间,2）开关时间,输入电压Vi从低电平ViL跳变为高电平ViH时，三极管从截止工作状态变为饱和工作状态，集电极电流的增加要靠从发射极发出的电子流进行传载，电子流经历的路程是发射结、基区、集电结等，电流上升需要经历

17、一段建立、增加、到饱和所需的时间，这段时间称为三极管的开通时间ton,ton=td+tr的时间 。,2022/12/1,数字逻辑电路,22,3.1.2 双极型三极管的开关特性,4. 双极型三极管的脉冲工作波形和开关时间,当输入电压Vi从高电平ViH跳变为低电平ViL时，三极管从饱和工作状态变为截止工作状态，集电极电流从饱和电流下降到接近于0，需要等待将积累在基区、发射结和集电结的电荷全部消散这一段过程所需的时间，ts和tf的时间；这段时间称为关闭时间toff,2）开关时间,2022/12/1,数字逻辑电路,23,3.1.2 双极型三极管的开关特性,4. 双极型三极管的脉冲工作波形和开关时间,延

18、迟时间td 从+ViH加入开始到集电极电流上升到0.1ICS所需的时间。上升时间tr 集电极电流从0.1ICS上升到0.9ICS所需的时间。存储时间ts 从输入电压下降ViL开始，到集电极电流下降到0.9ICS所需的时间。下降时间tf 集电极电流从0.9ICS下降到0.1ICS到所需的时间。开通时间ton=td+tr 从ViH加入开，始到集电极电流上升到0.9ICS所需的时间。 关闭时间toff=ts+tf 从输入电压下降到ViL开始,到集电极电流下降到0.1ICS所需的时间。这一时间反映晶体管从导通到截止所用的时间。这些时间：一般在几十到几百纳秒之间。,2）开关时间,2022/12/1,数字

19、逻辑电路,24,3.1.3 MOS管的开关特性,MOS管的全称为金属氧化物半导体场效应管：MOSFET管（MetalOxideSemicconductor Type Field Effect Transistor.）是场效应管的一种形式，由于其栅极与漏极、源极之间处于完全绝缘状态，所以其输入电阻将大大提高，可达10111015。所以是一种低功耗的开关器件。目前大规模的数字集成电路，都是采用这种器件构成。,耗尽型：当VGS=0时，导电沟道已经存在相应的足够多的导电粒子，此时，若VDS不为零，Ids也不为零。增强型：当VGS=0时，导电沟道不存在相应的足够多的导电粒子，只要VGS=0，不论VDS为

20、零与否，Ids都接近于零。,MOS管的种类,2022/12/1,数字逻辑电路,25,3.1.3 MOS管的开关特性,在一块低参杂的P型半导体材料为衬底的基础上，利用参杂方法，扩散两个高参杂区（N+型），然后再在其表面生成一层二氧化硅的表面绝缘层，并在这一表面绝缘层及两个区（N+型）的表面安置3个铝引出电极即g(栅极)、d(漏极)、s(源极)；同时，在P型衬底引出另外一个电极，作为接公共端“地”之用。,N沟道MOS管的结构,2022/12/1,数字逻辑电路,26,3.1.3 MOS管的开关特性,在一块低参杂的N型半导体材料为衬底的基础上，利用参杂方法，扩散两个高参杂区（P+型），然后再在其表面生

21、成一层二氧化硅的表面绝缘层，并在这一表面绝缘层及两个区（P+型）的表面安置3个铝引出电极即g(栅极)、d(漏极)、s(源极)；同时，在N型衬底引出另外一个电极，作为接公共端“地”之用。,P沟道MOS管的结构,2022/12/1,数字逻辑电路,27,3.1.3 MOS管的开关特性,VDS,s,g,d,栅极,漏极,源极,P型衬底,PN耗尽层,N+,N+,（a）N沟道MOSFET管基本工作原理示以图vGS=0时，未形成感应导电沟道iD=0,P型衬底引线,当栅极与源极之间短接（注意衬底与源极也短接在一起）VGS=0时，漏极、源极之间的通道未形成感应导电自由电子层，即连接漏极、源极之间的P型衬底区仍然为

22、低浓度参杂的P型半导体区，这样，漏极、源极与P型衬底区之间形成的两个PN结成为两个二极管的背靠背的连接，不管VDS如何变化，总有一个PN结反向偏置，使IDS基本上为零 。,1. MOS管的结构及工作原理,(1)VGS=0的工作状态,2022/12/1,数字逻辑电路,28,3.1.3 MOS管的开关特性,漏极、源极之间加一正向电压VGS（注意衬底与源极也短接在一起）且VGS0时，漏极、源极之间的通道将形成感应导电沟道，即连接漏极、源极之间的P型衬底区产生感应导电粒子自由电子，这样，漏极、源极与P型衬底区之间的连接形成由自由电子构成的导电通道连接，VDS为正，且不断增加变化时，源极与P型衬底区之间

23、的形成的PN结，处于正向偏置状态；,(2)VGSVT 的工作状态,1. MOS管的结构及工作原理,漏极与P型衬底区之间的形成的PN结，处于反向偏置状态，这样将把导电沟道的自由电子拉入漏极区而形成漏极电流，源极区将不断地向沟道补充被拉走的自由电子而形成源极电流，从而形成Ids。,2022/12/1,数字逻辑电路,29,3.1.3 MOS管的开关特性,若VGS保持一定不变，导电沟道的宽度或载流子浓度也将保持一定，这样VDS从较小向较大变化时，IDS将随VDS的上升而接近于线性的增加，导电沟道的形状也将从方形向锲形变化。,(4)VDS足够大 的工作状态,1. MOS管的结构及工作原理,若VDS足够大

24、，最后形成顶部夹断状态，Ids也达到饱和状态。,(3)VDS较小 的工作状态,2022/12/1,数字逻辑电路,30,3.1.3 MOS管的开关特性,若VGS增大，导电沟道的宽度或载流子浓度也将随之增宽和加大，IDS达到饱和状态的值也将随之而增大，这体现VGS对Ids的控制作用。 规定漏极、源极之间施加不大的VDS，若VGS从零开始增加，刚刚产生较小的IDS时，漏极、源极之间加的电压称为开启电压，用VT表示。MOS管出现顶部夹断的时候： VGD=VGSVDS=VT。 对于P型沟道增强型MOS管，除了栅极、源极之间外加电压VGS ，漏极、源极之间外加VDS应为负值外，其他与N沟道增强型相似。,2

25、022/12/1,数字逻辑电路,31,3.1.3 MOS管的开关特性,2. 特性曲线,I区为截止工作区，在这一工作区，VGS小于开启电压VT，IGS很小接近于0,II区为恒流区，类似于双极型三极管的放大区，VGS大于开启电压VT ，IGS的动态变化量与VGS的动态变化量接近于正比关系，而且受VDS影响很小。,2022/12/1,数字逻辑电路,32,3.1.3 MOS管的开关特性,III区为可变电阻工作区，类似于双极型三极管的饱和工作区，VGS大于开启电压VT，且较高，IGS的动态变化量与VGS的动态变化量不成正比关系，而且随VDS的增加而快速增加。在这一工作区，漏极、源极之间的导通电阻RON受

26、VGS大小的影响，随VGS的增加而降低 。,增强型P沟道MOS管的特性曲线如下。,2022/12/1,数字逻辑电路,33,3.1.3 MOS管的开关特性,3. MOS管的脉冲开关工作电路,用增强型MOS管组成的两种脉冲信号工作电路形式如图所示。当输入信号ViViH时，MOS管导通，电路的输出电压为MOS管导通电阻RON和漏极端外接电阻RD的分压比。导通电阻RON一般小于1K，漏极端外接电阻RD一般在10 K以上，所以输出电压在0.1VDD以下，定义为输出低电平电压VOL。此时MOS管的漏极、源极之间连接，相当于具有较小接触电阻开关的“闭合” 。,单管反相电路的工作原理,当输入信号ViViL时，

27、这一电压一般都要求低于MOS管的开启电压Vth，MOS管截止， MOS管漏极电流Ids0，外接电阻RD的电压降接近于0。所以输出电压接小于且近似于VDD，定义为输出高电平电压VOH。此时MOS管的漏极、源极之间连接，相当于开关的断开。,2022/12/1,数字逻辑电路,34,3.1.3 MOS管的开关特性,当输入信号ViViH时，T1管导通，T2管截止，电路的输出电压为T1管导通电阻RON1，与T2管截止电阻ROF2的分压比。由于导通电阻比截止电阻小得多，故输出为低电平VOL。但此时由于T2管处于截止状态Ids20，而T1管和T2管的漏极、源极之间为串联连接，故Ids10。,当输入信号ViVi

28、L时，这一电压一般都要求低于T1管的开启电压Vth，T1管截止，T2管的VGS= (VDDViL)低于其开启电压，T2管导通，电路的输出电压为T2管导通电阻RON2，与T1管截止电阻ROF1的分压比。由于导通电阻比截止电阻小得多，故输出为高电平VOH。但此时由于T1管处于截止状态Ids10，而T1管和T2管的漏极、源极之间为串联连接，故Ids20。,互补对称电路的工作原理,空载损耗是很小的，是这种电路结构的特点之一 。,2022/12/1,数字逻辑电路,35,3.1.3 MOS管的开关特性,4. MOS管的脉冲开关工作的等效电路,图中输入电容Ci代表栅极的输入电容，其值为几个微微法，其大小会影

29、响MOS管的脉冲工作速度。RON代表增强型MOS管的导电沟的导通电阻（工作在可变电阻区），一般较小，在1K以下，VGS绝对值越大，RON越小。当输入低电平时，MOS管截止，d（漏极）与s（源极）之间具有较大的截止电阻ROF，相当于开关的断开。 当输入高电平时，MOS管导通，d（漏极）与s（源极）之间具有较小的导通电阻RON。,单管反相电路的等效工作电路,2022/12/1,数字逻辑电路,36,3.1.3 MOS管的开关特性,互补对称反相电路的等效工作电路,图中Ci为增强型N沟道MOS管的栅极输入电容，C2为增强型P沟道MOS管的栅极输入电容，在对称的情况下，两者大小基本相同。RON1为增强型N

30、沟道MOS管的栅极输入电容，RON2为增强型P沟道MOS管的栅极输入电容，在对称的情况下，两者大小基本相同。 当输入低电平时，N沟道MOS管截止，P沟道MOS管导通。 当输入高电平时，N沟道MOS管导通，P沟道MOS管截止。,2022/12/1,数字逻辑电路,37,3.1.4 分离元件逻辑门电路,1. 二极管与门电路（Diode logic AND gate） 用二极管、双极型三极管、MOS管组成逻辑运算电路时，电路的输入和输出信号均以脉冲电压信号形式表示。根据脉冲电压信号的高低变化，电压上升达到某一数值时，如+VH，定义为脉冲信号的高电平（high level）；电压下降达到某一数值时，如+

31、VL，定义为信号的低电平(low level)，,电平（electrical level）表示电压数值大于（高于）或小于（低于）某一数值之分，是指一定的数值范围，不是一个具体的数值。这一数值的大小取决于电源电压及器件的电压等级而定，不同的器件具有不同的电平等级值。当电路的逻辑关系采用正逻辑赋值时，高电平用1表示，低电平用0表示。,与门电路及其符号如图所示。,2022/12/1,数字逻辑电路,38,3.1.4 分离元件逻辑门电路,当A、B、C的输入中有一个以上为低电平（0V）输入时，与低电平输入端连接的二极管将导通；输出端L被嵌位在0.7V；而与高电平（3V）输入端连接的二极管负极端外加3V电压

32、，正极端接0.7V而截止；3k电阻上的电压降为VCC0.7=2.3V。输出电压为0.7V。,与门电路的工作原理,当A、B、C的输入都为高电平（3V）的输入时，所有二极管将截止；3k电阻上流过的电流为0，两端的电压也为0V；输出端L输出为：VCC0=3V 。 如电源电压大于3V，所有二极管全部导通，输出电压等于：Vi+VD=3.7V 。,2022/12/1,数字逻辑电路,39,3.1.4 分离元件逻辑门电路,与门电路输入电压组合与输出电压关系及其逻辑赋值表,从罗列的状态表及其逻辑赋值的关系可以看出，门电路的逻辑关系为与运算关系，即L=ABC。输入全高，输出为1，其他为0。,2022/12/1,数

33、字逻辑电路,40,3.1.4 分离元件逻辑门电路,2. 二极管或门电路（Diode logic OR gate） 或门二极管电路如图所示。 如果A、B、C的输入信号电压的高电平ViH等于3V，低电平ViL等于0V。二极管的正向导通电压降小于0.7V，反向截止电流等于0，则L 输出电压高电平VoH等于2.3V，低电平VoL小于或等于0V。,当A、B、C的输入中有一个以上为高电平（3V）时，与高电平信号输入端联接的二极管将导通；输出端L被嵌位在 30.72.3V；与低电平信号输入端连接的二极管将截止，因为该二极管的正极端接0V输入信号，负极端连接到 2.3V电位输出信号端；3k电阻上的电压降为30

34、.72.3V。 当A、B、C的输入都为低电平（0V）时，所有二极管将截止；3k电阻上的电压降为0V；输出端L输出为0V 。,2022/12/1,数字逻辑电路,41,3.1.4 分离元件逻辑门电路,或门电路输入电压组合与输出电压关系及其逻辑赋值表,从罗列状态表及其逻辑赋值关系可以看出，门电路的逻辑关系为或运算关系，即L=A+B+C。输入见高，输出为1，全低为0。,2022/12/1,数字逻辑电路,42,3.1.4 分离元件逻辑门电路,3.非门电路-双极型三极管组成的反相器(Transistor inverter),(a) 非门电路图,A,Rb,L,Vcc,Rc,电路参数规定 若电源电压VCC=5

35、V，规定输入端A的输入高电平ViH等于3V，低电平ViL在以下0.4V。三极管的开启电压降小于0.5V，截止电流等于0，则L 输出电压高电平VoH等于3V，低电平VOL小于或等于0.3V 。,电路的工作原理当A输入为高电平（ViH=3V）时，三极管将导通，若此时电路元件的参数能够满足条件：,2022/12/1,数字逻辑电路,43,3.1.4 分离元件逻辑门电路,当A输入为低电平（0.4V以下）时，由于输入电压值小于双极型三极管的开启电压，三极管将截止； IC0，RCIC0，电路输出端L的电压为VCC0=5V。 若 L 输出电压高电平等于5V赋值1，低电平等于0.3V赋值0，这一门电路的逻辑关系

36、为非运算关系，,所以该电路是一种非门电路，简称非门。,若电路的输入电压范围为：,其中,基极临界饱和电流。,双极型三极管工作于放大区工作状态，将不能符合开关电路的工作要求。IBsect称为基极临界饱和电流（Base critical saturation current）。,2022/12/1,数字逻辑电路,44,3.1.4 分离元件逻辑门电路,【例3.1.1】如图3.1.23所示电路，若电路的输入电压ViA的高电平为3.6V，低电平为0.2V，双极型三极管输入的开启电压为0.4V，导通电压VON为0.7V，输出饱和电压VCEset为0.2V，电流放大倍数为10。规定电路满足非门逻辑关系时，最低

37、高电平输出应大于2.2V，最高低电平输出应低于0.8V。电源电压VCC为+5V，若Rb=20K、RC=3K ，计算当负载电阻RL的值为1K、5K两种情况下，能否满足电路的非门逻辑关系。计算能满足电路的非门逻辑关系所允许的RL最小值 。,解：输入为低电平0.4V时 ，三极管截止。,当RL的值为1k时，VOH=1.25V;当RL的值为5k时，VOH=3.125V。所以，当RL的值为1k时，输出电压等级不能够满足电路输出电压为高电平的要求 。,2022/12/1,数字逻辑电路,45,3.1.4 分离元件逻辑门电路,当输入高电平时5V，电路输出应为低电平，且小于0.8V。,基极电流：,集电极临界饱和电

38、流：,等效电压,当RL1K时：,从上述的计算可知，要求电路能够满足非门的逻辑关系，RL的最小值取决于低电平输入时，满足高电平输出，而最大值则取决于高电平输入时，能否满足集电极电流达到饱和。,当RL5K时：,能够满足,能够满足,2022/12/1,数字逻辑电路,46,3.1.4 分离元件逻辑门电路,要求满足非门逻辑关系的情况下，RL所允许的最小值为：,当输入低电平时，晶体管截止,整理后为：,RLmin=,2022/12/1,数字逻辑电路,47,3.2 TTL集成逻辑门,集成电路(integrated circuit；IC) 将电路元件及其连接集合生产在一块单晶硅片上，形成具有一定功能的电路模块（

39、器件）。 根据一块硅片集成的元件数的多少，集成电路可以分成小规模集成电路（Small Scale Integration，SSI）、中规模集成电路(Medium Scale Integration，MSI)、大规模集成电路(Large Scale Integration，LSI)和超大规模集成电路(Very Large Scale Integration，VLSI)，目前已经发展到能够在一块硅片上生产上亿个元件的特大规模集成电路，如CPU模块。,TTL集成逻辑门是Transistor Transistor Logic gate的缩写，即双极型三极管构成的逻辑门电路。TTL集成逻辑门电路已经形成

40、各种形式的系列产品。具体形式有TTL非门，与非门，或非门，集电极开路门，发射极耦合与非门，三态输出逻辑门等。,2022/12/1,数字逻辑电路,48,3.2 TTL集成逻辑门,3.2.1 双极型三极管非逻辑门电路,双极型三极管非逻辑门电路（Bipolar junction Transistor Transistor inverter logic gate）的电路结构如图所示，它也是TTL74xx00（54xx00）系列产品之一 。xxLS、HC、H、S等,1.电路的结构,电路由三部分组成1)输入级2）中间反相级3）输出级,2022/12/1,数字逻辑电路,49,3.2.1 双极型三极管非逻辑门

41、电路,1)输入级由T1，Rb1，D1构成。同相输入输出关系。输入信号由T1的发射极输入，由集电极输出。从信号放大来讲，输入级为共基极组态，所以输入输出具有同向的变化关系，即当输入为高电平时，输出也为高电平，当输入为低电平时，输出也为低电平。D1的作用有两个方面：一是抑制可能出现的负干扰脉冲电压，使加到输入端的负脉冲输入干扰脉冲电压值“钳位”在0.7V以下；二是若输入电压为负值，只要超过D1开启电压，D1导通，同样也使加到T1发射极输入端的电压值（绝对值），限制在0.7V以下，从而限制发射极电流，起到保护作用 。,2022/12/1,数字逻辑电路,50,3.2.1 双极型三极管非逻辑门电路,2)

42、中间反相级由T2，RC2，Re2构成。输入信号从T2基极输入，T2输出两路信号，一路从发射极输出，该路输出具有与输入信号同相的变化关系，一路从集电极输出，该路输出具有与输入信号反相的关系，故中间级也称反相级。,3)输出级由T3，T4，RC4，D2构成。经过中间级的反相作用，使输出级的两个三极管输入信号总是具有反向的变化关系。只要电路参数安排合理，T3、T4的开关工作状态也将是相反的。故称输出级为互补电路。电路中的电源电压在4.755.25V之间，负载电阻为与之连接的负载门电路的输入电阻（也可以是电容）。 D2保证输出低电平时，T4处于可靠截止工作状态。T2导通时，输出低电平，T2的集电极电位为

43、1V左右，若无D2，仍然可使T4导通。,2022/12/1,数字逻辑电路,51,3.2.1 双极型三极管非逻辑门电路,2. TTL 反相器的工作原理1)当输入为高电平时,假定A端的输入高电平ViH为3.4V，电源电压为5V，经Rb1和晶体管T1的基极、发射极到输入端，晶体管T1的基极电位最高可以达到ViH+VBE1=3.4+0.74.1V，但T2、T3发射结的正向电压降之和为20.7=1.4V，即T1的集电极电位最高只为1.4V，使T1的“集电结”也只能处于正向偏置状态，T1的基极电位将被“钳位”在30.7=2.1V。这样，使T1管工作于倒置工作状态（VCE1=1.43.42V0），即集电极与

44、发射极互换。其电流放大系数很小，小于0.01V，使高电平输入时的输入电流(Ie1)很小，但电源经过T1的基极，集电极向T2提供足够的基极电流。,2022/12/1,数字逻辑电路,52,3.2.1 双极型三极管非逻辑门电路,而VB4和VC2的电位=VCEset2+VBE3=0.2+0.7=0.9V。则不能达到使T4导通的电压为（2Vth+VCEset3）1.2V，故T4处于截止。输出电压为VCEset3=0.2V。,2)当输入为低电平时A端的输入低电平ViL为0.2V，T1的基极电位为0.2+0.7=0.9V，此电压作用于T1的集电结、T2、T3的发射结上，不能使T2、T3导通，只能处于截止状态

45、。,由于T2、T3处于截止状态，VB4和VC2的电位近似等于5V，这是由于RC2不大，而T4的基极电流也不是很大，RC2压降可以忽略不计；故T4导通，输出电压的大小为：VO=VCC-VBE4-VD-VRC2=50.70.7VRC2=2.43.6V（忽略IB4在RC2上的电压降，实际的输出电压只有在输出空载时等于3.6V，一般比3.6V小，有载时规定最低不小于2.4V）。,2022/12/1,数字逻辑电路,53,3.2.1 双极型三极管非逻辑门电路,2)当输入为低电平时电路的输入电流等于T1的基极电流为：(VCC-0.9)/Rb1=4.1/41mA。由于此时T1集电极电流等于ICBO2，其值很小

46、，所以T1处于深度饱和状态。VB2低于0.4V（等于ViL+VCEset1=0.2+0.2=0.4V）。,结论： 电路的逻辑功能为：输入高电平，输出低电平（0.2V）；输入低电平，输出高电平（2.43.6V）。实现非运算关系，称之为非门电路。,3.电路的工作特点1)增加输入级提高电路的开关速度。2)采用互补输出级提高开关速度和带负载的能力。,2022/12/1,数字逻辑电路,54,3.2.2 TTL反相器的特性,1电压传输特性电压传输特性是指输出电压与输入电压的关系特性，若用函数表示可写为V0=f(Vi)。图3.2.2用线段近似地描述TTL 反相器的传输特性，可以将其分为AB、BC、CD、DE

47、 4段,1）AB段Vi的输入电压0.6V以下，T2管、T3管截止，输出高电平 ，约为3.6V。,2022/12/1,数字逻辑电路,55,3.2.2 TTL反相器的特性,2）BC段T2管对Vi输入电压作线性放大，按深度负反馈放大电路计算,其放大倍数为：,=-1.6/1=-1.6,对于B点，Vi=0.6V，VO=3.6V，T2管维持临界导通状态，T3管维持截止。直到C点，管T3正好达到导通状态，VBE3=iC2Re2=VON=0.7V。Ie2=VON/Re2=0.7/1=0.7mA。如果T3管导通状态的基极-发射极间的正向电压为0.7V。此时的输出电压：V0=VCC-iC2RC-2VON （管T4

48、饱和导通，二极管导通）。所以，V0=VCC-iC2RC-2VON=5-0.7x1.6-2x0.7=5-1.12-1.4=2.48V。,2022/12/1,数字逻辑电路,56,3.2.2 TTL反相器的特性,C点对应的输入电压为 ：,3）CD段 T1、T2、T3管处于导通状态， T4管转入截止。输出电压约为0.20.3V。D点的输入电压应为（T1管由饱和导通转入倒置状态VB12.1V）=2.1-0.71.4V 。,4）DE段 T1管倒置工作，T2、T3管导通状态，T4管截止。输出电压约为0.20.3V 。,2022/12/1,数字逻辑电路,57,3.2.2 TTL反相器的特性,2输入端外接电阻特

49、性实际使用中，TTL逻辑门电路的输入端，会与其他逻辑电路的输出端连接，或者与电阻连接。如果与电阻连接，其电路如图所示。图中RW为TTL逻辑门电路的输入端、输入信号之间的连接电阻，D2、D3为T2、T3三极管发射结的等效二极管。,忽略IB2（若250，约为0.7mA/50=15A）的影响，VA的大小可以用式3.2.1表示：,2022/12/1,数字逻辑电路,58,3.2.2 TTL反相器的特性,关于RW的大小范围，由式3.2.1可得到，要使VA小于1.4V，RW可用式3.2.2确定。,增加RW使VA的电压达到最高门限值1.4V。计算结果：若VCC为5V，VBE1为0.7V，ViL为0.2V，对应

50、的RW值为1.66k。其他条件相同，若ViL为0V，对应的RW值为1.93k。,若VCC为5V，VBE1为0.7V，ViL为0.2V，为保证低电平输入时，输出为高电平，一般TTL门电路的输入低电平最高限制在0.8V，增加RW使VA的电压达到0.8V时，对应的RW值为0.686k。,结论：TTL非门电路输入端的外接电阻应小于0.686k 。,2022/12/1,数字逻辑电路,59,3.2.2 TTL反相器的特性,3. TTL非门电路的输入特性,所以输入低电平时的输入电流可用式3.2.3计算：,若VCC为5V，VBE1为0.7V，ViL为0.2V,低电平输入的输入电流为1.025毫安。若ViL=0