信号处理ppt课件第14章数字信号处理的硬件实现.ppt
《信号处理ppt课件第14章数字信号处理的硬件实现.ppt》由会员分享,可在线阅读,更多相关《信号处理ppt课件第14章数字信号处理的硬件实现.ppt(70页珍藏版)》请在三一办公上搜索。
1、第14章 数字信号处理的硬件实现,一、概述二、DSP的特点三、DSP的发展四、DSP的开发五、DSP的应用,一、概述,Digital Signal Processing (DSP): 一门新的学科:研究信号分析与处理的理论和各种算法,Digital Signal Processor (DSP): 数字信号处理器:将数字信号处理的理论用于实际。,(教学, 科研, 开发的前期)DSP软件包MATLAB Signal Processing Tool Box,CPU, MCU, DSP,将信号处理的理论用于实际,即是“实现”:,软件实现:,所谓“实时(Real-Time)实现”,是指一个实际的系统在人
2、们听觉,视觉或按任务要求所允许的时间范围内能及时地完成对输入信号的处理并将其输出。 例如,我们每天使用的手机,将要普及的数字电视等,都是实时的数字信号处理系统。 要想在极短的时间内完成对信号的处理,一方面需要快速的算法、高效的编程,另一方面,则需要高性能的硬件支持。数字信号处理器(DSP)即是为实时实现数字信号处理任务而特殊设计的高性能的一类CPU。,严格地说,“实时实现”是指,一个系统在每一个抽样间隔内都能完成全部所需要的计算任务,即:,Processing Time,Waiting Time,Sample Time,n,n+1,如果 Waiting Time 0,则认为该系统可以实时实现。
3、,例如,阶次 的FIR滤波器,其输入输出关系是,假定要处理的信号的抽样频率为200KHz,那么,该系统要在50 内,至少要完成100次乘法,99次加法,才谈得上“实时实现”。,CPU的类型:,1. 通用型CPU(GPP);2. 单片机(MCU);3. DSP;4. 嵌入式系统;5. ASIC;6. FPGA,通用处理器(GPP):,8-bit Apple(6502), NEC PC-8000(Z80) 8086/286/386/486/ Pentium/Pentium II/ Pentium III PowerPc 64-bit CPU(SUN Sparc,DEC Alpha, HP),事务密
4、集型处理机制 冯.诺依曼结构:统一的程序和数据空间 采取各种方法提高计算速度:,单片机(MCU):,控制密集型处理机制。4bit、 8bit单片机多应用于玩具、家电及工业控制; 16bit单片机除控制功能外,还有较强的信息处理的能力。但实时处理较困难。,INTEL MCS/48/51/96(98) MOTOROLA HCS05/011,数字信号处理器(DSP): 运算密集型处理机制。最有可能实时实 现复杂 运算的器件!,二、数字信号处理器的特点,1. 哈佛结构,且是多总线结构;,Harvard Architecture,Von-NeumannArchitecture,取指令和取数据分时进行;,
5、取指令和取数据同时进行;,在DSP中,广泛采取多总线制,以便同时读取几个数据,提高了运算的速度,如C54芯片:,C54 的多总线结构:,3个数据总线(CB,DB,EB)1个程序总线(PB)4个地址总线(PAB,CAB,DAB,EAB),高级多总线结构,2. “流水线(pipeline)式” 的指令执行,实际上,DSP中采用多级流水线结构,3. 具有硬件乘法器是DSP最突出的特点,从而 大大提高了运算速度。 数字信号处理中最常用的运算:,乘法累加,1011x 1110,1011x 1110,Hardware,Microcode,10011010,0000,1011.,1011.,1011.,10
6、011010,Cycle 1,Cycle 2,Cycle 3,Cycle 4,Cycle 5,例如,4bit无符号数相乘:,一步一步执行,一步执行,例如:C54中的硬件乘法器,高性能的DSP提供了“并行(parallel)”工作 的能力。所谓并行,是指多个DSP,或DSP 内部的多个单元同时在完成一个共同的任务;,5. 片上存储器:(On chip Memory ); 专用寻址单元:(Addressing Logic ) 它们与ALU并行工作;所有这些设置,都是 为了提高运行速度;,6. 为方便数据的读、写及与片外设备的 通信,DSP上一般都集成有DMA、串 行通信口、定时器及中断处理器等,
7、具有和不同速度存储器相连接的硬件 和软件的等待功能;,7. 高的时钟速度,极快的运算能力:,MFLOPS:百万次浮点操作/秒MOPS: 百万次操作/秒MIPS: 百万条指令/秒Others: MAC、Instruction Cycle Time,TMS320C64系列的DSP 最大时钟速度可达600MHz,因此,时钟 周期仅为1.67ns,其运算能力可达4800MIPS; 该系列特别适用于图像处理、三维成像、多媒体及其它高速运算的场合。,TMS320C6201 DSP 时钟:200MHz,运算能力:1600MIPS。 1024点的FFT,仅需要70us;,部分DSP芯片上有片上的A/D及脉宽调
8、制 通道(PWM),这一类DSP除了有强的 运算能力外,还有着很好的控制能力 ;,总之,先进周密的硬件设计、方便完整的指令系统、配套的开发工具以及高速、实时信号处理市场的巨大需要,从而使DSP微处理器在飞速发展的计算机领域中异军突起、大放光彩。目前,数字信号处理器的硬件、软件及第三方(Third Party)的相关产品,已形成一个巨大的产业。,TMS320C25 DSP的内部结构,DSP分定点处理器和浮点处理器两大类,定点DSP:,采用定点数来实现数值运算时,其操作数大都采用整型数来表示。整型数的大小取决于所用的字长,字的位数越多,所能表示的数的范围越大。例如,对16bit字长,其表示的数的最
9、大范围是 3276832767 在运算过程中,如果两个数的和或积超过这一范围,就要产生数据的溢出,从而带来大的误差。当然,定点DSP也可以实现小数运算,不过小数点的位置是由编程人员指定的。,浮点DSP:,s:符号位,bit31; s=0 表示正数,s=1 表示负数;e:指数位,bit23bit30,其取值范围为0255;m:尾数的分数部分,bit0bit22,共23位。,三、DSP的发展,TYPICAL DEVICE CAPABILITIES,503520256$150.0025050K3,50 0.840802K$15.0012.5500K6,500.15,0001,00032K$5.000
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 信号 处理 ppt 课件 14 数字信号 硬件 实现
![提示](https://www.31ppt.com/images/bang_tan.gif)
链接地址:https://www.31ppt.com/p-1484498.html