计算机组成原理4第四章存储器ppt课件.ppt

《计算机组成原理4第四章存储器ppt课件.ppt》由会员分享，可在线阅读，更多相关《计算机组成原理4第四章存储器ppt课件.ppt（106页珍藏版）》请在三一办公上搜索。

1、第四章 存 储 器,4.1 概 述,4.2 主存储器,4.3 高速缓冲存储器,4.4 辅助存储器,4.1 概 述,一、存储器分类,1. 按存储介质分类,(1) 半导体存储器,(2) 磁表面存储器,(3) 磁芯存储器,(4) 光盘存储器,易失,TTL 、MOS,磁头、载磁体,硬磁材料、环状元件,激光、磁光材料,(1) 存取时间与物理地址无关（随机访问）,顺序存取存储器 磁带,4.1,2. 按存取方式分类,(2) 存取时间与物理地址有关（串行访问）,随机存储器RAM,只读存储器ROM,直接存取存储器 磁盘（部分串行）,在程序的执行过程中 可 读 可 写,在程序的执行过程中 只读,Flash Mem

2、ory,存储器,辅助存储器,3. 按在计算机中的作用分类,4.1,主存储器,4.1,高,小,快,1. 存储器三个主要特性的关系,二、存储器的层次结构,4.1,Cache,虚拟存储器,虚地址,逻辑地址,实地址,物理地址,主存储器,4.1,（速度）,（容量）,2,3,7,8,CU,控制,单元,4.2 主存储器,一、概述,1. 主存的基本组成,2. 主存和 CPU 的联系,4.2,高位字节 地址为字地址,设地址线 24 根,按 字节 寻址,按 字(32位) 寻址,3. 主存中存储单元地址的分配,4.2,224 = 16 M,4 M,请问：主机存储容量为4GB，按字节寻址，其地址线位数应为多少位？数据

3、线位数多少位？按字寻址（16位为一个字）,则地址线和数据线各是多少根呢？,4.2,数据在主存中的存放,设存储字长为64位（8个字节），即一个存取周期最多能够从主存读或写64位数据。 读写的数据有4种不同长度:,8位,16位,32位,64位,字节,半字,单字,双字,不浪费存储器资源的存放方法,现有一批数据，它们依次为：字节、半字、双字、单字、半字、单字、字节、单字。4种不同长度的数据一个紧接着一个存放。 优点是不浪费宝贵的主存资源，但存在的问题是：当访问的一个双字、单字或半字跨越两个存储单元时，存储器的工作速度降低了一半，而且读写控制比较复杂。,从存储字的起始位置开始存放的方法,无论要存放的是字

4、节、半字、单字或双字，都必须从存储字的起始位置开始存放，而空余部分浪费不用。 优点是：无论访问一个字节、半字、单字或双字都可以在一个存储周期内完成，读写数据的控制比较简单。 缺点是：浪费了宝贵的存储器资源。,从存储字的起始位置开始存放,边界对齐的数据存放方法,此方法规定，双字地址的最末3个二进制位必须为000，单字地址的最末两位必须为00，半字地址的最末一位必须为0。它能够保证无论访问双字、单字、半字或字节，都在一个存取周期内完成，尽管存储器资源仍然有浪费。,(2) 存储速度,4. 主存的技术指标,(1) 存储容量,主存 存放二进制代码的总数量,读出时间 写入时间,存储器的 访问时间,读周期

5、写周期,4.2,(3) 存储器的带宽,位/秒,如存取周期为500ns，每个存取周期可访问16位，则带宽为32M位/秒,芯片容量,二、半导体存储芯片简介,1. 半导体存储芯片的基本结构,1K 4位,16K 1位,8K 8位,10,4,14,1,13,8,4.2,存储芯片片选线的作用,用 16K 1位 的存储芯片组成 64K 8位 的存储器,32片,4.2,2. 半导体存储芯片的译码驱动方式,(1) 线选法（16*8位 线选存储器芯片）,4.2,(2) 重合法（1K*1位重合法存储器芯片）,0,0,三、随机存取存储器 ( RAM ),1. 静态 RAM (SRAM),(1) 静态 RAM 基本电路

6、,A 触发器非端,A 触发器原端,4.2,(2)静态 RAM 基本电路的 读 操作,4.2,(3)静态 RAM 基本电路的 写 操作,4.2,(4) 静态 RAM 芯片举例, Intel 2114 （1K*4位）外特性,存储容量1K4位,4.2,(1) 动态 RAM 基本单元电路,2. 动态 RAM ( DRAM )电容存储信息,4.2,T,无电流,有电流,三管式动态RAM,一管式动态RAM,读出与原存信息相反,读出时数据线有电流 为 “1”,(2) 单管动态 RAM 4116 (16K 1位) 外特性,4.2,(3) 动态 RAM 时序,行、列地址分开传送,写时序,数据 DOUT 有效,数据

7、 DIN 有效,读时序,4.2,(4) 动态 RAM 刷新,刷新实质:先将原存信息读书,再由刷新放大器形成原信息并重新写入的再生过程.,1、集中刷新2、分散刷新3、异步刷新,“死时间率” 为 32/4000 100% = 0.8%,“死区” 为 0.5 s 32 = 16 s,以 32 32 矩阵为例,tC = tM + tR,无 “死区”，但存取周期长了，系统速度降低了。, 分散刷新（存取周期为1s）,(存取周期为 0.5 s + 0.5 s),4.2,以 128 128 矩阵为例, 分散刷新与集中刷新相结合,对于 128 128 的存储芯片（存取周期为 0.5s）,将刷新安排在指令译码阶段

8、，不会出现 “死区”,“死区” 为 0.5 s,若每隔 2 ms 集中刷新一次,“死区” 为 64 s,4.2,3. 动态 RAM 和静态 RAM 的比较,存储原理,集成度,芯片引脚,功耗,价格,速度,刷新,4.2,芯片容量,内容回顾: 半导体存储芯片的基本结构,1K 4位,16K 1位,8K 8位,10,4,14,1,13,8,4.2,内容回顾: 译码驱动方式,(1) 线选法（16*8位 线选存储器芯片）,4.2,(2) 重合法（1K*1位重合法存储器芯片）,0,0,内容回顾:,内容回顾:DRAM 和SRAM 的比较,存储原理,集成度,芯片引脚,功耗,价格,速度,刷新,4.2,四、存储器与

9、CPU 的连接,1. 存储器容量的扩展,用 2片 1K 4位 存储芯片组成 1K 8位 的存储器,4.2,(2) 字扩展（增加存储字的数量）,用 2片 1K 8位 存储芯片组成 2K 8位 的存储器,4.2,存储器与 CPU 的连接:字、位扩展,用 8片 1K 4位 存储芯片组成 4K 8位 的存储器,4.2,2. 存储器与 CPU 的连接,(1) 地址线的连接,(2) 数据线的连接,(3) 读/写线的连接,(4) 片选线的连接,(5) 合理选用芯片,(6) 其他 时序、负载,4.2,例4.1 解:,(1) 写出对应的二进制地址码,(2) 确定芯片的数量及类型,A15A14A13A12 A11

10、 A10 A7 A4 A3 A0,4.2,(3) 分配地址线,A10 A0 接 2K 8位 ROM 的片内地址线,A9 A0 接 1K 4位 RAM 的片内地址线,(4) 确定片选信号,4.2,例 4.1 CPU 与存储器的连接图,4.2,4.2,例 4.2 设 CPU 有 20 根地址线，8 根数据线。 现有 2764 EPROM ( 8K 8位 ),要求地址为 F0000HFFFFFH , 请写出每片 2764 的地址范围。,4.2,例 4.3 8位单片机,地址总线16根（A15A0），双向数据总线8根（D7D0），控制总线中与主存相关的有MREQ和R/W。主存地址分配如下：08191为系

11、统程序区，819232767为用户程序区，最后2K地址空间为系统程序工作区，按字节编址，现有如下存储器芯片：ROM-8K*8位（控制端CS）SRAM- 16K*1位, 2K*8位, 4K*8位, 8K*8位请从上述芯片中选择适当芯片设计该单片机主存储器，画出主存储器逻辑框图。,1、它是在k位信息位上增加r位冗余位，构成一个n=k+r位的码字；2、然后用r个监督关系式产生r个校正因子；3、然后根据此r个校正因子判断信息是否出错，若出错则出错在何处。,4.2,五、存储器的校验,海明码是具有一位纠错能力的编码,位置为2i ( i = 0、1、2 、3 ),r个监督关系式:,4.2,C1 使得 1位，

12、3位，5位，7位，9位中”1”的个数为偶/奇数,C2 使得 2位，3位，6位，7位，10位中”1”的个数为偶/奇数,C4 使得 4位，5位，6位，7位，12位中”1”的个数为偶/奇数,C8 使得 8位，9位，10位，11位，12位中”1”的个数为偶/奇数,r个校正因子：,即由如上关系式所计算出来的结果,例4.4,求 0101 按 “偶校验” 配置的海明码,解：, n = 4,根据 2k n + k + 1,得 k = 3,海明码排序如下:,C1 C2 C4,0, 0101 的海明码为 0100101,4.2,1,0,按配偶原则配置 0011 的海明码,C1 C2 C4,1 0 0,解：, n

13、= 4 根据 2k n + k + 1,取 k = 3, 0011 的海明码为 1000011,练习1,4.2,3. 海明码的纠错过程,形成新的检测位 Pi,如增添 3 位 （k = 3）,新的检测位为 P4 P2 P1,以 k = 3 为例，Pi 的取值为,对于按 “偶校验” 配置的海明码,不出错时 P1= 0，P2 = 0，P4 = 0,C1,C2,C4,其位数与增添的检测位有关,4.2,无错,有错,有错,P4P2P1 = 110,第 6 位出错，可纠正为 0100101，故要求传送的信息为 0101。,纠错过程如下,例,解：,4.2,练习2, P4 P2 P1 = 100,第 4 位错，

14、可不纠,配奇的海明码为 0101011,4.2,六、提高访存速度的措施,采用高速器件,调整主存结构,1. 单体多字系统,增加存储器的带宽,4.2,2. 多体并行系统,(1) 高位交叉,各个体并行工作,4.2,(2) 低位交叉,各个体轮流编址,4.2,低位交叉的特点,在不改变存取周期的前提下，增加存储器的带宽,4.2,启动存储体 0,启动存储体 1,启动存储体 2,启动存储体 3,例题4.6,设有4个模块组成的四体存储器结构,每个体的存储字长为32位,存取周期为200ns。假设数据总线宽度为32位，总线传输周期为50ns，试求顺序存储和交叉存储的存储器带宽。,4.2,例题4.6,设有4个模块组成

15、的四体存储器结构,每个体的存储字长为32位,存取周期为200ns。假设数据总线宽度为32位，总线传输周期为50ns，试求顺序存储和交叉存储的存储器带宽。顺序：128字节/(200ns*4)=16*107bps交叉： 128字节/（200+（4-1）*50）=37*107bps,4.2,内容回顾:提高访存速度的措施,采用高速器件,调整主存结构,1. 单体多字系统,4.2,2. 多体并行系统高位交叉低位交叉,内容回顾：低位交叉的特点,在不改变存取周期的前提下，增加存储器的带宽,4.2,启动存储体 0,启动存储体 1,启动存储体 2,启动存储体 3,内容回顾：存储层次的四个问题,1. 当把一个块调入

16、高一层(靠近CPU)Cache存储器时，可以放在哪些位置上? (映象规则),2. 当所要访问的块在Cache存储器中时，如何找到该块? (查找算法),3. 当发生失效时，应替换Cache中的哪一块？ (替换算法),4. 当进行写访问时，应进行哪些操作? (写策略),4.3 高速缓冲存储器,一、概述,1. 问题的提出,避免 CPU “空等” 现象,CPU 和主存（DRAM）的速度差异,容量小速度高,容量大速度低,程序访问的局部性原理,存储层次的四个问题,2. 当把一个块调入高一层(靠近CPU)Cache存储器时，可以放在哪些位置上? (映象规则),1. 当所要访问的块在Cache存储器中时，如何

17、找到该块? (查找算法),3. 当发生失效时，应替换Cache中的哪一块？ (替换算法),4. 当进行写访问时，应进行哪些操作? (写策略),1）映象规则,1. 全相联映象 全相联：主存中的任一块可以被放置到 Cache中的任意一个位置。 对比： 阅览室位置 随便坐 特点： 空间利用率最高，冲突概率最低， 实现最复杂。,2. 直接映象：, 直接映象：主存中的每一块只能被放置到 Cache中唯一的一个位置。 (循环分配) 对比：阅览室位置 只有一个位置可 以坐 特点：空间利用率最低，冲突概率最高， 实现最简单。 对于主存的第i 块，若它映象到Cache的第 j 块，则: ji mod (M )

18、（M为Cache的块数）, 组相联：主存中的每一块可以被放置到Cache 中唯一的一个组中的任何一个位置。 组相联直接映象和全相联的是一种折衷,3. 组相联映象：, 绝大多数计算机的Cache: n 4, n 路组相联：每组中有n 个块(nM/G ) n 称为相联度。 相联度越高，Cache空间的利用率就越高， 块冲突概率就越低，失效率也就越低。,全相联,直接映象,组相联,n (路数),G (组数),M,M,1,1,1nM,1GM,2）查找方法,1. 如何确定Cache中是否有所要访问的块？ 若有的话如何确定其位置？, 目录表的结构,3）替换算法,所要解决的问题：当新调入一块，而Cache又已

19、被占满时，替换哪一块？,2. FIFO3. LRU 优点：失效率低,1. 随机法 优点：实现简单,4）写策略 写直达法 执行“写”操作时，不仅写入Cache，而且 也写入下一级存储器。 写回法 执行“写”操作时，只写入Cache。仅当 Cache中相应的块被替换时，才写回主存。 (设置“污染位”),两种写策略的比较 写直达法的优点：易于实现，一致性好。 写 回 法的优点：速度快，所使用的存储器频 带较低；,Cache的结构举例：,例题P120例4.8；4.9；4.10；4.11,4.4 辅助存储器,一、概述,特点,不直接与 CPU 交换信息,磁盘的结构组成盘片：盘片的数量：112片；转速：36

20、0015000转/分钟；盘径：1.0英寸(25.4厘米)3.5英寸(8.9厘米)。磁道：盘片表面分成以中心为圆心的多个磁道。 每盘片有500030000条磁道。柱面：具有相同直径，同时位于一组磁头下方的 所有磁道称为柱面。扇区：读写的最小单位，大约100500B。,磁盘的结构组成,盘片,磁道,扇间空隙,扇区,磁盘的性能：访问时间磁盘的工作过程磁头首先移动到目标磁道上；使期望的扇区旋转到磁头下；读取扇区中的数据；工作均在磁盘控制器的控制下完成。磁盘访问时间 = 寻道时间 + 旋转时间 + 传输时间 + 控制器开销,磁表面存储器的技术指标,（1）记录密度：单位长度所存储的二进制信息量； 道密度：磁

21、盘沿半径方向单位长度的磁道数； 单位：道/英寸 或者 道/毫米 位密度：单位长度磁道记录的二进制信息的位数。 单位：位/英寸 或者 位/毫米,磁表面存储器的技术指标,（2）存储容量：外存所能存储的二进制信息总数量： C = n k s C：存储总容量 n：存放信息的盘面数 k：每个盘面的磁道数 s：每条磁道上记录的二进制代码数,磁表面存储器的技术指标,（3）平均寻址时间： a：磁头寻找目标磁道的找道时间ts； b：欲读写的磁道区旋转到磁头下方的等待时间tw；说明：我们采用平均找道时间 平均等待时间,磁表面存储器的技术指标,（4）数据传输率： 单位时间内磁表面存储器向主机传送数据的位数或字节数，

22、它与记录密度D和记录介质的运动速度V有关； Dr = D V ：,磁表面存储器的技术指标,（5）误码率： 出错信息位数和读出信息总位数之比。,设有一个盘面直径为18in的磁盘组，有20个记录面，每面有5in的区域用于记录信息，记录密度为100道/in（TPI）和1000b/in（bpi），转速为2400r/min，道间移动时间为0.2ms，试计算该盘组的容量、数据传输率和平均存取时间。解： 1）磁盘组容量 每一记录面的磁道数N为 N5 in/面100道/in500道/面 最内圈磁道的周长为 L=(18-25)in=25.12 in/道,硬盘参数的计算,以最内圈磁道的周长当作每条磁道的长度，故该

23、盘组的存储容量（非格式化容量）为 C=1000b/in25.12in/道500道/面20面=251.2106 b=31.4106 B,硬盘参数的计算（续）,2）数据传输率 磁盘旋转一圈的时间为 t= 60s/min=0.025 s=25 ms Dr= = =1004.8 b/ms=1.0048106 b/s =0.1256106 B/s =0.1256 MB/s,硬盘参数的计算（续）,3）平均存取时间为 Ta ms60 ms,硬盘参数的计算（续）,26. 磁盘组有六片磁盘，每片有两个记录面，存储区域内径22厘米，外径33厘米，道密度为40道/厘米，内层密度为400位/厘米，转速2400转/分，

24、问： （1）共有多少存储面可用？ （2）共有多少柱面？ （3）盘组总存储容量是多少？ （4）数据传输率是多少？,解： （1）若去掉两个保护面，则共有： 6 X 2 - 2 = 10个存储面可用； （2）有效存储区域 =（33-22）/ 2 = 5.5cm 柱面数 = 40道/cm X 5.5= 220道 （3）内层道周长=22= 69.08cm 道容量=400位/cmX69.08cm = 3454B 面容量=3454B X 220道 = 759，880B 盘组总容量 = 759，880B X 10面 = 7，598，800B,（4）转速 = 2400转 / 60秒 = 40转/秒 数据传输率

25、= 3454B X 40转/秒 = 138，160 B/S,14. 设CPU共有16根地址线，8根数据线，并用-MREQ（低电平有效）作访存控制信号，R/-W作读写命令信号（高电平为读，低电评为写）。现有下列存储芯片：ROM（2KX8位，4KX4位，8KX8位），RAM（1KX4位，2KX8位，4KX8位），及74138译码器和其他门电路（门电路自定）。试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求： （1）最小4K地址为系统程序区，409616383地址范围为用户程序区； （2）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。,课后题目：,解： （1）地址空间分配图：

26、,4K（ROM）4K（SRAM）4K（SRAM）4K（SRAM）,04095 40968191 8192122871228816383 65535,Y0Y1Y2Y3,A15=1,A15=0,（2）选片：ROM：4KX4位：2片； RAM：4KX8位：3片； （3）CPU和存储器连接逻辑图及片选逻辑,4KX4ROM,74138（3：8）,4KX4ROM,4KX8RAM,4KX8RAM,4KX8RAM,-CS0 -CS1 -CS2 -CS3,-MREQA15A14A13A12,CBA -Y0,-G2A -G2B,G1,+5V,CPUA110R/-WD30D74,-Y1,-Y2,-Y3,谢谢,骑封篙尊慈榷灶琴村店矣垦桂乖新压胚奠倘擅寞侥蚀丽鉴晰溶廷箩侣郎虫林森-消化系统疾病的症状体征与检查林森-消化系统疾病的症状体征与检查,