第9章组合逻辑电路ppt课件.ppt

《第9章组合逻辑电路ppt课件.ppt》由会员分享，可在线阅读，更多相关《第9章组合逻辑电路ppt课件.ppt（93页珍藏版）》请在三一办公上搜索。

1、2004年12月,制作 曾令琴,主编 曾令琴,门电路 逻辑代数 组合逻辑电路分析及其应用,组合逻辑电路,主要授课内容,第二篇,第9章 组合逻辑电路,9.1 门电路,9.2 组合逻辑电路分析基础,9.3 编码器,9.4 译码显示电路,9.5 数值比较器和数据选择器,第二篇,9.1 门电路,9.1.1 模拟电路与数字电路的区别,9.1.2 基本门电路,9.1.3 复合门电路,9.1.4 集成门电路,问题与讨论,第2页,9.1 门电路,10.1.1 模拟电路与数字电路的区别,模拟信号：在时间上和数值上连续的信号。,数字信号：在时间上和数值上不连续的（即离散的）信号。,u,u,模拟信号波形,数字信号波

2、形,t,t,对模拟信号进行传输、处理的电子线路称为模拟电路。,对数字信号进行传输、处理的电子线路称为数字电路。,第2页,（1）工作信号是二进制的数字信号，在时间上和数值上是离散的（不连续），反映在电路上就是低电平和高电平两种状态（即0和1两个逻辑值）。（2）在数字电路中，研究的主要问题是电路的逻辑功能，即输入信号的状态和输出信号的状态之间的逻辑关系。 （3）对组成数字电路的元器件的精度要求不高，只要在工作时能够可靠地区分0和1两种状态即可。,数字电路的特点,第2页,（1）便于集成与系列化生产，成本低廉，使用方便；（2）工作准确可靠，精度高，搞干扰能力强。 （3）不仅能完成数值计算，还能完成逻辑

3、运算和 判断，运算速度快，保密性强。（4）维修方便，故障的识别和判断较为容易。,2. 数字电路的优点,数字电路的优越性能使其得到广泛的应用和迅猛的发展。数字电路不仅在计算机、通信技术中应用广泛，而且在医疗、检测、控制、自动化生产线以及人们的日常生活中，也都产生了越来越深刻的影响。,第2页,获得高、低电平的基本方法：利用半导体开关元件（二极管、三极管）的导通、截止（即开、关）两种工作状态来实现。,逻辑0和逻辑1： 电子电路中通常把高电平表示为逻辑1；把低电平表示为逻辑0。（正逻辑）,逻辑门电路：用以实现基本和常用逻辑运算的电子电路。简称门电路。,基本和常用门电路有与门、或门、非门（反相器）、与非

4、门、或非门、与或非门和异或门等。,9.1.2 基本门电路,第2页,1. “与”门电路,当决定某事件的全部条件同时具备时，结果才会发生，这种因果关系叫做“与”逻辑，也称为逻辑乘。,（1） “与”逻辑关系,F=AB,与逻辑功能：有0出0，全1出1。,第2页,“与” 门真值表,“与”门电路图符号,一个“与”门的输入端至少为两个，输出端只有一个。,（2）实现与逻辑关系的电路称为与门。,第2页,“与”逻辑（逻辑乘）的运算规则,与门的输入端可以有多个。下图为一个三输入与门电路的输入信号A、B、C和输出信号F的波形图。,有0出0,有0出0,全1出1,第2页,2. “或”门电路,当某事件发生的全部条件中至少有

5、一个条件满足时，事件必然发生，当全部条件都不满足时，事件决不会发生，这种因果关系叫做“或”逻辑，也称为逻辑加。,（1） “或”逻辑关系,F=A+B,或逻辑功能：有1出1，全0出0。,第2页,（2）实现或逻辑关系的电路称为或门。,“或” 门真值表,“或”门电路图符号,一个“或”门的输入端也是至少两个，输出端只有一个。,第2页,“或”逻辑（逻辑加）的运算规则,或门的输入端也可以有多个。下图为一个三输入或门电路的输入信号A、B、C和输出信号F的波形图。,全0出0,全0出0,有1出1,第2页,3. “非”门电路,当某事件相关的条件不满足时，事件必然发生；当条件满足时，事件决不会发生，这种因果关系叫做“

6、非”逻辑。,（1） “非”逻辑关系,非逻辑功能：给1出0，给0出1。,输入A为高电平1(3V)时，三极管饱和导通，输出F为低电平0（0V)；输入A为低电平0(0V)时，三极管截止，输出F为高电平1（3V)。,第2页,逻辑非（逻辑反）的运算规则,“非” 门真值表,一个“非”门的输入端只有1个，输出端只有一个。,第2页,9.1.3 复合门电路,将与门、或门、非门组合起来，可以构成多种复合门电路。,由与门和非门构成与非门,1. 与非门,与非门的逻辑功能：有0出1；全1出0。,与非门真值表,第2页,内含4个两输入端的与非门，电源线及地线公用。,内含两个4输入端的与非门，电源线及地线公用。,第2页,由或

7、门和非门构成或非门,或非门的逻辑功能：全0出1；有1出0。,或非门真值表,2. 或非门,第2页,3. 与或非门,第2页,异或门和同或门的逻辑图符号,异或门功能：相异出1；相同出0。,异或门真值表,4. 异或门,同或门真值表,同或门功能：相同出1；相异出0。,5. 同或门,第2页,9.1.4 集成门电路,1. TTL集成电路,输出级中T3、T4复合管电路构成达林顿电路，与电阻R5作为T5的负载，不仅可降低电路的输出电阻，提高其负载能力，还可改善门电路输出波形，提高工作速度。,输入级,输入级等效电路,显然F1=ABC 相当与门。,中间级,中间级也称倒相级，即在T2的集电级和发射级同时输出两个相位相

8、反的信号。,推拉式输出级,第2页,TTL与非门的工作原理,输入信号中至少有一个为低电平（0.3V）时，低电平所对应的PN结导通，T1的基极电位被固定在1V（0.3+0.7）。,1V, 输入端只要有一个为低电平，T1基极电位就会固定在1V ，导致T1,深度饱和，F1电位为低电平0.3V。T2、T5 截止；,0.3V,截止,截止,饱和,饱和,有0出1；,T3、T4饱和导通（通过Ucc，R2）；,TTL与非门的输出电位为：,第2页,输入信号全部为高电平（3.6V）时，电源UCC经R1、T1集电结向T2、T5基极提供电流，T2、T5发射结导通后，T1基极电位被钳位在2.1V。0.7+0.7+0.7=2

9、.1V,2.1V, 输入端全部为高电平时，T1基极电位就会钳位在2.1V ，使T1输出电,位F1为1.4V，T1处于倒置工作状态（即发射结反偏，集电结正偏）。,0.7V,截止,微导通,0.7V,0.7V,全1出0。,T1在此状态下值较小，因此T2、T5饱和，T3微导通，T4截止；,TTL与非门的输出电位等于T5的饱和电位值：,0V,1.4V,饱和,饱和,第2页,功能真值表,逻辑表达式,输入有0，输出为1；输入全1，输出为0。,与非门图符号,第2页,（2）集电极开路的TTL与非门（OC门）,实际使用中，若将两个或多个逻辑门的输出端直接与总线相连，就会得到附加的“线与”逻辑功能。,上面讲到的普通T

10、TL与非门，由于采用了推拉式输出电路，因此其输出电阻很低，使用时输出端不能长久接地或与电源短接。因此不能直接让输出端与总线相连，即不允许直接进行上述“线与”。,多个普通TTL与非门电路的输出端也不能连接在一起后上总线。因为，当它们的输出端连接在一起上到总线上，只要有一个与非门的输出为高电平时，这个高电平输出端就会直接与其它低电平输出端连通而形成通路，总线上就会有一个很大的电流Ic由高电平输出端经总线流向低电平输出端的门电路，该门电路将因功耗过大而极易烧毁。,第2页,解决的办法：集电极开路，如左下图所示，称为集电极开路的 与非门，简称OC门。,OC门在结构上将一般TTL门输出级的有源负载部分（如

11、普通TTL与非门中的T3、T4、R4）去除,输出级晶体管T5的集电极在集成电路内部不连接任何元件，直接作为输出端（集电极开路）。,OC门在使用时，应根据负载的大小和要求，合理选择外接电阻RC的数值，并将RC和电源UCC连接在OC门的输出端。,另外 OC门还可以实现总线传输。,RC,OC门不但可以实现“线与”逻辑；还可以作为接口电路实现逻辑电平的转换；,第2页,（3）三态门,三态门具有三种输出状态：高电平、低电平和高阻状态。,电路分析：, 当EN= 0时（有效状态），T1饱和，T2、T4截止，同时D1导通使T3、T5也截止。这时从外往输入端看进去，电路呈现高阻态；,因为三态门在EN=1时为普通与

12、非门，有高、低电平两种状态，在EN=0时为高阻态，共有三种状态，因此称为三态门。,三态门的逻辑符号如下：,第2页,三态门真值表,三态门主要用于总线结构，实现用一根导线轮流传送多路数据。通常把用于传输多个门输出信号的导线叫做总线（母线）。如下图所示。只要控制端轮流地出现高电平（每一时刻只允许一个门正常工作），总线上就轮流送出各个与非门的输出信号，由此可省去大量的机内连线。,第2页,（1）CMOS反相器,1. CMOS门电路,工作管T1为N沟道增强型MOS管，负载管T2为P沟道增强型MOS管，两管的漏极接在一起作为电路的输出端，两管的栅极接在一起作为电路的输入端，T1、T2源极与其衬底相连，一个接

13、地，一个接电源,如果要使电路中的绝缘栅型场效应管形成导电沟道，T1的栅源电压必须大于开启电压的值，T2的栅源电压必须低于开启电压的值，所以，为使电路正常工作，电源电压UDD必须大于两管开启电压的绝对值之和。,工作原理：,（1）ui0V时，T1截止，T2导通。输出 电压u0UDD；（2）uiUDD时，T1导通，T2截止。输出 电压u00V。,第2页,（2）CMOS传输门和模拟开关,工作原理：,设高电平为10V，低电平为0V，电源电压为10V。开启电压为3V。在CP“1”，若输入电压为0V7V，则TN的栅源电压不低于3V，因此TN管导通；若输入电压为3V10V，同理，TP管导通，即在输入电压为0V

14、10V的范围内，至少有一个管子是导通的。输入电压可以传送到输出端。此时传输门相当于接通的开关。,当CP“0”， 无论输入电压在0 V10V之间如何变化，栅极和源极之间的电压无法满足管子导通沟道产生的条件，所以两个管子都截止，输入电压无法传送到输出端。此时传输门相当于断开的开关。,当传输门的控制信号由一个非门的输入和输出来提供时，就构成一个模拟开关，其电路和原理不再叙述。,第2页,F=ABC是三输入的与门；G是非门。,TTL门的逻辑高电平约为3.6V；低电平约为0.3V。CMOS门的逻辑高电平约为510V,低电平约为00.4V.使用时特别要注意CMOS门芯片不用的输入端不能悬空！其他注意事项可参

15、看课本。,普通与非门只有高电平和低电平两种状态，三态门除了这两种状态还有高阻态。三态门主要应用于总线传送，它可进行单向数据传送，也可以进行双向数据传送。,第2页,9.2 组合逻辑电路分析基础,9.2.1 计数制与代码,9.2.2 逻辑函数的化简,9.2.3 组合逻辑电路,第2页,9.2.1 计数制与代码,1.计数制,计数制是用表示计数值符号的个数（称为基数）来命名的。日常生活中，人们常用的计数制是十进制，而在数字电路中通常采用的是二进制，有时也采用八进制和十六进制。,（1）基 数：指在该进位制中可能用到的数码的个数。如二进制有0 和1两个数码，因此基数是2；十进制有09十个数码， 基数是10。

16、,（2） 位 权：任意一种进位制的数中，每一位的数码代表的权不同， 例如十进制数535=5102+3101+5100，显然百位的 5代表500,个位的5代表5个；其中位权是10的幂。,两个概念,第2页,（1）十进制,特点,十进制计数各位的基数是10；,十进制数的每一位必定是09十个数码中的一个；,十进制数低位和相邻高位之间的进位关系是“逢10进1”；,同一个数字符号在不同的数位代表的权不同，权是10的幂。,（2）二进制,特点,二进制计数各位的基数是2；,二进制数的每一位必定是1和0两个二进制数码中的一个；,二进制数低位和相邻高位之间的进位关系是“逢2进1”；,同一个数字符号在不同的数位代表的权

17、不同，权是2的幂。,第2页,（3）八进制和十六进制,八进制特点,八进制计数各位的基数是8；,八进制数的每一位必定是07中八个数码中的一个；,八进制数低位和相邻高位之间的进位关系是“逢8进1”；,同一个数字符号在不同的数位代表的权不同，权是8的幂。,十六进制特点,十六进制计数各位的基数是16；,十六进制数的每一位必定是015中十五个数码中的一个；,十六进制数低位和相邻高位之间的进位关系是“逢16进1”；,同一个数字符号在不同的数位代表的权不同，权是16的幂。,第2页,同样的数码在不同的数位上代表的数值不同。,任意一个十进制数都可以表示为各个数位上的数码与其对应的权的乘积之和，称为位权展开式。,(

18、5555)105103 510251015100,(209.04)10 2102 0101910001014 102,又如：,即：,第2页,2.数制转换,第2页,任意进制数按位权展开后，即可以转换为十进制数。,二进制数与八进制数之间的相互转换,1 1 0 1 0 1 0 . 0 1,0 0,0, (152.2)8,（2）八进制数转换为二进制数：将每位八进制数用3位二进制数表示。,= 011 111 100 . 010 110,(374.26)8,（1）二进制数转换为八进制数： 将二进制数由小数点开始，整数部分向左，小数部分向右，每3位分成一组，不够3位补零，则每组二进制数便是一位八进制数。,第

19、2页,1 1 1 0 1 0 1 0 0 . 0 1 1,0 0 0,0, (1D4.6)16,=（1010 1111 0100 . 0111 0110）2,(AF4.76)16,二进制数与十六进制数之间的相互转换，按照每4位二进制数对应于一位十六进制数进行转换。,二进制数与十六进制数之间的相互转换,十进制数转换成二进制数,原理：将整数部分和小数部分分别进行转换。 对整数部分采用基数连除法；小数部分 采用基数连乘法。转换后再合并。,整数部分 除2取余法；小数部分乘2取整法。,第2页,整数部分除2取余法,小数部分乘2取整法,所以：(44.375)10(101100.011)2,采用基数连除、连乘

20、法，可将十进制数转换为二进制数，再根据二进制与任意进制之间的转换规则，进而转换为任意进制数。,第2页,练习,把下列二进制数转换成八进制数,（10011011100）2=（ ）8,（11100110110）2=（ ）8,把下列二进制数转换成十六进制数,（1001101110011011）2=（ ）16,（1110010011010110）2=（ ）16,把下列十进制数转换成二进制、八进制数和十六进制数,（364.225）10=（ ）2=（ ）16=（ ）8,（74.5）10=（ ）2=（ ）16=（ ）8,第2页,3.二进制代码,用以表示十进制数码、字母、符号等信息的一定位数的二进制数称为代码。

21、,二-十进制代码：用4位二进制数b3b2b1b0来表示十进制数中的 0 9 十个数码。简称BCD码。,2421码的权值依次为2、4、2、1；余3码由8421BCD码每个代码加0011得到；格雷码是一种循环码，其特点是任意相邻的两个字码，仅有一位代码不同，其它位相同。,用四位自然二进制码中的前10个数码来表示十进制数码，让各位的权值依次为8、4、2、1，称为8421 BCD码。,第2页,第2页,9.2.2 逻辑函数的化简,1. 逻辑代数的公式、定律和逻辑运算规则,逻辑代数的基本定律,第2页,(A+B)(A+C)=AA+AB+AC+BC,(A+B)(B+C)=A+BC,=A+AB+AC+BC,AA

22、=A,=A(1+B+C)+BC,含有A的项提取,=A+BC,1+B+C=1,证明：,A1=1,证明：,第2页,若两个乘积项中分别包含同一个因子的原变量和反变量，而其他因子都相同时，则这两项可以合并成一项，并消去互为反变量的因子。,2.逻辑函数的代数化简法,逻辑函数化简的意义：逻辑表达式越简单，实现它的电路越简单，电路工作越稳定可靠。,运用摩根定律,运用分配律,运用分配律,第2页,如果乘积项是另外一个乘积项的因子，则这另外一个乘积项是多余的，可消去。,运用摩根定律,利用公式，消去多余的项。,如果一个乘积项的反是另一个乘积项的因子，则这个因子是多余的，可消去。,运用吸收律,第2页,利用公式，为某项

23、配上其所能合并的项。,第2页,3.逻辑函数的卡诺图化简法,（1） 最小项,设有 n 个变量，它们组成的与项中每个变量或以原变量或以反变量形式出现一次，且仅出现一次，此与项称之为 n 个变量的最小项。对于 n 个变量就可构成 2n个最小项，分别记为 mn； 其中下标值 n：当各最小项变量按一定顺序排好后，用 1 代替其中的原变量， 0 代替其中的反变量，便得一个二进制数，该二进制数的等值十进制即为 n的值。,同理，两变量有4个最小项：00（m0），01（m1），10（m2），11（m3）；四变量有16个最小项m0m15.,第2页,最小项性质：对于任意一个最小项，只有一组变量的取值使它的值为1；任

24、意两个最小项的乘积恒等于零；n个变量的2n个最小项之和等于1。,第2页,逻辑函数被表达成一系列乘积项之和，则称之为“与或”表达式。 如果构成函数的“与或”表达式中每一个乘积项(与项)均为最小项时，则这种表达式称之为最小项标准式，且这种表示是唯一的。,函数的最小项标准式,第2页,（2） 卡诺图,卡诺图是逻辑函数真值表的一种图形表示，卡诺图原则上不受变量个数的限制，利用卡诺图可以有规律地化简逻辑函数表达式，并能直观地写出逻辑函数的最简式。,卡诺图是一种平面方格阵列图，它将最小项按相邻原则排列到小方格内。卡诺图的画图规则：任意两个几何位置相邻的最小项之间，只允许有一个变量的取值不同。,两变量的卡诺图

25、,三变量的卡诺图,第2页,四变量的卡诺图,用卡诺图表示逻辑函数,F = m1 + m2 + m5 + m7 ，其真值表和卡诺图标注如下：,例：,BC,A,1,1,1,1, 把给定的逻辑函数化为最小项标准式； 按变量数画出相应卡诺图；把最小项标准式中含有的最小项在方格内标“1” 所有标有“1”的小方格就是该逻辑函数中的项。,第2页,1,1,1,1,1,第2页,也可以按逻辑函数式中“与、或”的几何含义直接把函数标注到卡诺图上。,1,1,1,1,1,第2页,用卡诺图化简逻辑函数的基本原理,2个小方格相邻时，可以合并为一项，同时消去一个互非的变量；4个小方格组成一个大方块，或组成一行（列），或在相邻两

26、行（列）的两端，或处于四角时，可以合并为一项，同时消去两个互非的变量；8个小方格组成一个长方形，或处于两边的两行（两列），可合并为一项，同时消去三个互非的变量；如果逻辑变量为5个或5个以上时，在用卡诺图化简时，合并的小方格应组成正方形或长方形，同时满足相邻原则（不一定是几何上的相邻）。, 根据变量的数目，画出函数的卡诺图；,合并最小项的规律：,化简的步骤：, 合并最小项，即把可以合并的最小项用卡诺圈圈起来；, 按每个圈作为一个乘积项，将各乘积项相加，写出化简后的 与或表达式。,第2页,化简 F1=m(1,3,4,5,9,11,12,13,14,15),第一步：将函数F1表示在卡诺图中；,函数式

27、中含有的最小项用“1”标在对应的方格内，其它方格标“0”。,第二步：选择出必要极大圈，注意卡诺圈只能圈住相邻的最小项为2n，即相邻2个方格；4个方格；8个方格；16个方格,第三步：消去卡诺圈内互非的变量，写出化简后的与或表达式。,即：,第2页,化简 F2=m(1,2,3,4,5,7,14,15),由卡诺图化简后可得：,1,1,1,1,可得：,F3=A,这三个2个方格的卡诺圈各消去一个互非的变量D。,4个方格的卡诺圈消去两个互非的变量B和C。,第2页,4.带有约束项的逻辑函数的化简,如果一个有n个变量的逻辑函数，它的最小项数为2n个，但在实际应用中可能仅用一部分，另外一部分禁止出现或者出现后对电

28、路的逻辑状态无影响，我们称这部分最小项为无关最小项（也称为约束项），用d表示。,由于无关最小项对最终的逻辑结果无影响，因此在化简的过程中，可以根据化简的需要将这些约束项看作1或者0。约束项在卡诺图中填写时用表示。,用卡诺图化简逻辑函数 ：,F =m（1，3，5，7，9）+d（10，11，12，13，14，15）,可得：,F=D,00 01 11 10,00011110,利用约束项化简的过程中，尽量不要将不需要的约束项也画入圈内，否则得不到函数的最简形式。,第2页,练习,1.F AB+AB (C+D) E,化简下列逻辑函数式,5.F=m(0,8,9,10,11,12,13,14,15),7.F

29、= m(4,5,13,15) + d (2,3,7,9,14),8.F = m(11,12,13,14,15) + d (5,6,7,8,9,10),9.F = m(3,5,7,9,11) + d (0,1,2,13,14,15),第2页,9.2.3 组合逻辑电路,1. 组合逻辑电路的分析,在数字电路中，如果任意时刻的输出信号，仅取决于该时刻输入信号逻辑取值的组合，而与输入信号作用前电路原有的状态无关，这类数字电路称为组合逻辑电路。,所谓分析，就是根据给定的逻辑电路，找出其输出信号和输入信号之间的逻辑关系，确定电路的逻辑功能。,组合逻辑电路的一般分析步骤如下：,用逐级递推法写出输出逻辑函数与输

30、入逻辑变量之间的关系；用公式法或者卡诺图法化简，写出最简逻辑表达式；根据最简逻辑函数式列出功能真值表；根据真值表写出逻辑功能说明，以便理解电路的作用。,第2页,当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。,化简后,1,2,3,4,第2页,应用反演律,第2页,电路真值表,电路的输出F只与输入A、B有关，而与输入C无关。F和A、B的逻辑关系为：A、B中只要一个为0，F=1；A、B全为1时，F=0。所以F和A、B的逻辑关系为与非运算的关系。,电路的逻辑功能,1,1,1,1,1,1,由卡诺图找出为1的

31、最小项,第2页,2. 组合逻辑电路的设计,组合逻辑电路的设计是根据给定的实际逻辑功能，找出实现该功能的逻辑电路。组合逻辑电路设计步骤如下： 根据给出的条件，找出什么是逻辑变量，什么是逻辑函数，用字母设出，另外用0和1各表示一种状态，找出逻辑函数和逻辑变量之间的关系； 根据逻辑函数和逻辑变量之间的关系列出真值表，并根据真值表写出逻辑表达式； 化简逻辑函数； 根据最简逻辑表达式画出逻辑电路； 验证所作的逻辑电路是否能满足设计的要求（特别是有约束条件时要验证约束条件中的最小项对电路工作状态的影响）。,第2页,用与非门设计一个交通报警控制电路。交通信号灯有红、绿、黄3种，3种灯分别单独工作或黄、绿灯同

32、时工作时属正常情况，其他情况均属故障，出现故障时输出报警信号。,设红、绿、黄灯分别用A、B、C表示，灯亮时为正常工作，其值为1，灯灭时为故障现象，其值为0；输出报警信号用F表示，正常工作时F值为0，出现故障时F值为1。列出真值表如下：,1,第2页,2,3,4,第2页,5,第2页,练习,1.分析下面电路的逻辑功能,2. 用与非门设计一个三变量的判偶电路。,3. 用与非门设计一个四变量的多数表决电路。其中A为主裁判，同意时占两分，其他裁判同意时占1分，只要得3分就通过。,第2页,能实现把某种特定信息转换为机器识别的二进制代码的组合逻辑电路称为编码器。,由于中、大规模集成电路的出现，组合逻辑电路在设

33、计概念上发生了很大的变化，现在已经有了逻辑功能很强的组合逻辑器件，常用的组合逻辑电路部件有加法器、数值比较,9.3 编码器,器、编码器、译码器、数据选择器和数据分配器等。灵活地应用它们，将会使组合逻辑电路在设计时事半功倍。下面我们向大家介绍其中的一些组合逻辑器件。,9.3.1 10线4线编码器,9.3.2 变量编码器,第2页,9.3.1 10线4线编码器,10线4线编码器是将十进制数码转换为二进制代码的组合逻辑电路。常用的集成芯片有74LS147等。,74LS147的逻辑符号和管脚功能,7 4 L S 1 4 7,第2页,74LS147编码器真值表,第2页,9.3.2 变量编码器,变量编码器的

34、输出位数为n时，输入端的数量为2n。下面以8线3线优先编码器74LS148为例，介绍这类编码器的功能及应用。,7 4 L S 1 4 8,显然，74LS147芯片是一种优先编码器。在优先编码器中优先级别高的信号排斥级别低的信号，具有单方面排斥的特性。,74LS148的管脚排列图,第2页,第2页,74LS148优先编码器真值表,第2页,利用使能端的作用，可以用两块74LS148扩展为16线4线优先编码器。,74LS148优先编码器的扩展应用,第2页,9.4 译码显示电路,译码器是一个多输入、多输出的组合逻辑电路。它的作用是把机器识别的、给定的二进制代码“翻译”成为人们识别的特定信息，使其输出端具

35、有某种特定的状态，并且在输出通道中相应的一路有信号输出。 译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配、存储器寻址和组合控制信号等。,译码器可分为变量译码器、代码变换译码器和显示译码器。我们主要介绍变量译码器和显示译码器的外部工作特性和应用。,9.4.1 变量译码器,9.4.2 显示译码器,第2页,9.4.1 变量译码器,变量译码器的输入、输出端数的关系是：当有n个输入端，就有2 n个输出端。而每一个输出所代表的函数对应于n个输入变量的最小项。常见的变量译码器有74LS138（3线8线译码器），74LS154（4线16线译码器），74LS131（带锁存的3

36、线8线译码器）等。,7 4 L S 1 3 8,74LS138译码器,输入：3位二进制代码输出：8个互斥的信号,第2页,74LS138译码器真值表,第2页,74LS138译码器的功能扩展,用两片74LS138可以构成4线16线译码器，连接方法如下图示：,第2页,74LS138译码器可实现逻辑函数,用74LS138还可以实现三变量或两变量的逻辑函数。因为变量译码器的每一个输出端的低电平都与输入逻辑变量的一个最小项相对应，所以当我们将逻辑函数变换为最小项表达式时，只要从相应的输出端取出信号，送入与非门的输入端，与非门的输出信号就是要求的逻辑函数。,m(1,2,3,4,5,6),构成的逻辑电路图,第

37、2页,9.4.2 显示译码器,用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。数码显示器是常用的显示器件之一。,1. 数码显示器,第2页,第2页,b=c=f=g=1，a=d=e=0时,c=d=e=f=g=1，a=b=0时,共阴极数码显示管,第2页,共阴极数码显示器真值表,第2页,2. 七段显示译码器,七段显示译码器是用来与数码管相配合、把以二进制BCD码表示的数字信号转换为数码管所需的输入信号。常用的七段显示译码器型号有： 74LS46、74LS47、74LS48、74LS49等。下面通过对74LS48的分析，了解这一类集

38、成逻辑器件的功能和使用方法。,74LS48管脚排列图：,第2页,74LS48 功能真值表,第2页,9.5 数值比较器和数据选择器,在一些数字电子设备中，经常需要对两个数字进行比较，根据比较的结果决定下一步的操作。具有这种功能的电路，称为数值比较器。,9.5.1 一位数值比较器,当对两个一位二进制数A、B进行比较时，数值比较器的比较结果有三种情况，AB、AB和AB。其比较关系见下表：,9.5.2 集成比较器,9.5.3 数据选择器,第2页,由输出输入之间的关系,据上述关系式可画出一位数值比较器的逻辑电路图如下:,第2页,9.5.2 集成比较器,在进行多位数值的比较时，先比较两个数值的最高位，当其

39、不相等时，即可得到比较结果。当其相等时，再进行次高位的比较，不相等时，即得到比较结果。相等时，再进行下一位比较，。直到得出比较结果。,常用的比较器型号有74LS85（4位数值比较器），74LS521（8位数值比较器），74LS518（8位数值比较器，OC输出）等。下面通过对74LS85的分析，了解这一类集成逻辑器件的使用方法。,74LS85是一个16脚的集成逻辑器件，它的管脚排列见左图。除了两个四位二进制数的输入端和三个比较结果的输出端外，增加了三个低位的比较结果的输入端，用作比较器“扩展”比较位数。74LS85的输入和输出均为高电平有效。两个74LS85芯片构成八位数值比较器时，可将低位的输

40、出端和高位的比较输入端对应相连，高位芯片的输出端作为整个八位比较器的比较结果输出端。,第2页,逻辑表达式,9.5.3 数据选择器,在多路数据传送过程中，能够根据需要将其中任意一路挑选出来的电路，称为数据选择器，也叫做多路开关。,下图所示4选1数据选择器，其输入信号的四路数据通常用D0、D1、D2、D3来表示；两个地址选择控制信号分别用A1、A0表示；输出信号用Y表示，Y可以是4路输入数据中的任意一路，由地址选择控制信号A1、A0来决定。,当A1A0=00时，Y=D0；A1A0=01时，Y=D1；A1A0=10时，Y=D2；A1A0=11时，Y=D3。见下面真值表 。,输入数据,地址变量,第2页,4选1数据选择器对应的逻辑电路图如下：,集成数据选择器的规格较多，常用的数据选择器型号有74LS151、CT4138八选一数据选择器，74LS153、CT1153双四选一数据选择器，74LS150十六选一数据选择器等。集成数据选择器的管脚排列图及真值表均可在电子手册上查找到，关键是要能够看懂真值表，理解其逻辑功能，正确选用型号。,第2页,多看、多练、多思考,第2页,