数字电路与逻辑设计总复习题ppt课件.ppt

《数字电路与逻辑设计总复习题ppt课件.ppt》由会员分享，可在线阅读，更多相关《数字电路与逻辑设计总复习题ppt课件.ppt（138页珍藏版）》请在三一办公上搜索。

1、数字电路与逻辑设计总复习,卢庆莉 编写,第一章 复习题,一填空1已知 : A=( 1111011)2,则 A=( )10=( )8421BCD,= ( )16,123,0001 0010 001,7B,2、（ 1000 ）16 （700 ）16,= （ 900 ）16,= （ 2304 ）10,= （ 4400 ）8,= （ 100100000000）2,= (0010 0011 0000 0100)8421BCD,4( 0111 1000.0011 0100 )余3BCD= ( )105( 0100 0101.0000 0001 )8421BCD= ( )10,5B.2B,45.01,45.

2、01,6、(27 )10=( )2=( )4=( )5,11011,123,102,7、(0.25 )10=( )2=( )4,0.01,0.1,3( 133.126 )8 = ( )16,( 133.126 ) 8 = (001 011 011.001 010 110)2 =(0000 0101 1011.0010 1011 0000)2 =(05B.2B0)16,9、(10011.0011)2 = ( )8，要求转换精度不低于1%。, 27=128 , 则 1/128 1% , 取n=7位,(010 011.001 100 000)2 = (23 . 140 )8,解:,(10 011.0

3、01 1000)2 = (23 . 140 )8,8(1.39)10=( )2 (本题要求保持原精度) 1%。,1.0110001, 27=128 , 则 1/128 1% , 取n=7位,10当采用奇校验码传输时,试将下列信息码应添加校验位P填入括号内。000（ ）， 0001（ ）， 001（ ）， 0011（ ）,1,0,0,1,11、信息码1100的奇校验码是（ ）。,11001,12、一个10位的二进制数最大可表示的十进制数是（ ）。,1023,13、表示一个最大的两位十进制数，至少需要（ ）位二进制数。,7,14、十进制数4，5，6，7对应的三位循环码分别为_、_、_、_。,110

4、,111,101,100,一选择题 1函数F=AB与G=AB的关系为_。 A.仅互非 B.仅对偶 C.相等 D. 既互非又对偶,D,D.,C,C,4、设运算符为$，已知有如下运算结果：0$0=0、 0 $1=0、1 $0=0、1 $1=1，则该运算是_。 A.或运算 ；B.与运算； C.异或运算；D.同或运算；,B,第二章 复习题,5、在下列逻辑函数中,F恒为0的是_。A.F(A B C)=m0m2m5 ; B.F(ABC)=m0+m2+m5 ;C.F (ABC)=m0m2m5 D. F (ABC)=m0+m2+m5,C,6、实际使用时与非门的闲置输入端应置_，或非门的的闲置输入端应置。 A.

5、高电平 ; B.低电平,A,B,C,8、标准与或式是由_构成的逻辑表达式。A.与项相或; B.最小项相或; C.或项相与; D.最大相相与,B,9、乘积项ABCD的逻辑相邻相为_。A.ABCD; B.ABCD; C.ABCD; D.ABCD,9、乘积项ABCD的逻辑相邻相为_。A.ABCD; B.ABCD; C.ABCD; D.ABCD,9、乘积项ABCD的逻辑相邻相为_。A.ABCD; B.ABCD; C.ABCD; D.ABCD,C,10、组合逻辑电路中的逻辑冒险现象是由于_引起。A.电路未达到最简; B.电路有多个输出; C.电路中存在延时; D.逻辑门类型不同。,C,二已知某BCD码的

6、码表如下表所示，试求出从低位到高位的各位权值W0 W1 W2 W3 各为何值。,提示：D=B3W3+ B2W2+ B1W1+ B0W0,解:,W1+ W0= 0,W2+W0= 2,W0= 1 , W2= 3, W3W2W1W0= 6311,解:,三直接写出,四、（1）若F（ABC）=m（0，1，3，6）则其对偶式F= m （ ）。,解:,F（ABC）=m（0，1，3，6）,F（ABC）=m（2，4，5，7）,F（ABC）=m（2，4，5，7）,F（ABC）=m（2，4，5，7）,F（ABC）=m（5，3，2，0）,0, 2, 3, 5,(2)若F(A,B,C)= M( 3, 5, 6, 7)

7、,则F(A,B,C)=m(?)。,解: F(A,B,C)= M( 3, 5, 6, 7) , 则 F(A,B,C)= m( 0 , 1 , 2 , 4 ),(5)试写出下列各函数表达式F的F和F的最小项表达式。,五试判断下列逻辑命题是否正确。正确打“”,不正确打“”。,若A+B=A+C，则B=C；（ ）,A B C A+B A+C0 0 0 0 00 0 1 0 10 1 0 1 00 1 1 1 10 0 1 11 0 1 1 11 0 1 11 1 1 1 1,解:,BC, ( ),A B 1+A 1+A+AB0 0 1 10 1 1 10 1 11 1 1 1,若A=B ，则AB=A；（

8、 ）,A B AB0 0 00 1 01 0 01 1 1,解:, ( ),若1+A=B ，则1+A+AB=B； （ ）,解:, ( ),若AB=AC ，则B=C ；（ ）,解:,A B C AB AC0 0 0 0 00 0 1 0 00 1 0 0 00 1 1 0 00 0 0 01 0 1 0 11 0 1 01 1 1 1 1,BC, ( ),若A+B=A+C， AB=AC，则 B=C。 （ ）,解:,A B C A+B A+C AB AC0 0 0 0 0 0 00 0 1 0 1 0 00 1 0 1 0 0 00 1 1 1 1 0 00 0 1 1 0 01 0 1 1 1

9、0 11 0 1 1 1 01 1 1 1 1 1 1,B=C, ( ),六.设有三个输入变量ABC,试按下述逻辑问题列出真值表,并写出它们各自的最小项积之和。（1）当ABC相同时，输出Fa为“1”，否则为“0”。（2）当A+B=C时，输出Fb为“1”，其余情况为“0”。（3）当AB=BC时，输出Fc为“1”，其余情况为“0”。,解: (1) 列真值表,A B C Fa Fb Fc 0 0 0 1 1 1 0 0 1 0 0 0 0 1 0 0 0 1 0 1 1 0 1 0 1 0 0 0 0 0 1 0 1 0 1 1 1 1 0 0 0 0 1 1 1 1 1 1,(2)写出逻辑表达式,

10、=m( 0 , 7 ),=m( 0 , 3 , 5 , 7 ),=m( 0 , 2 , 5 , 7 ),七. 填空,(1)F(A,B,C)=AB+BC=m(?),解: F(A,B,C)=AB+BC,= m7 + m6 +m3,= ( 7 , 6 , 3 ),=M(?),= M0M1M3,= ( 0 , 1 , 3 ),(3)F(A,B,C)=1ABC=m(?),F(A,B,C)= ( 0, 1, 2 ,7 ),八、若F1(A,B,C)=m(0, 1, 2, 3) ， F2(A,B,C)=M(0, 1, 2, 3) ,则F1 F2=（ ? ）。,解:,=, F1 F2= 1,F1,F2,F,九.

11、 用公式法化简函数,解:,= A + 1,= 1,= 1,= DE,= A + D,(F)= F=AD,十试用卡诺图法把下列函数化简为最简 “与-或”式,解:,F = B D +A D,（2）真值表如下所示，试将该函数F(A,B,C,D) 化简为最简“与-或”式。,解:,3.用卡诺图法化简函数F,（1）F(A,B,C,D)=ABD+ACD，且(B+D)(A+B+D)=1为 最简与或式，并用最少与非门实现该函数。,解:,F=AB +AC,(2)F=(ACD+ABC+ABC+ACD)ABC+ACD+ABC+ACD,求最简“与-或”式。,解:,F=BD,(3)、已知,F1（A B C D）=m（0，

12、3，4，5，7，9，10，13，14，15）,F2（A B C D）=m（2，3，5，6，7，9，12，13，15）,试用卡诺图运算的方法求F3（A B C D）= F1（A B C D） F2（A B C D）的最简与或表达式。,(4)已知：F1=m（1，2，3，5，7）+ （0，6） F2= m（0，3，4，6）+ （2，5)，求F= F1 F2的最简与或式。,解:,(5)已知电路如下所式，试写出F的最小项表达式， F= m（ ）。,ABCD=0000 F=0001=1ABCD=0001 F=0000=0ABCD=0010 F=0011=0 .ABCD=1110 F=1111=0ABCD=

13、1111 F=1110=1,F=(0, 3 ,5 , 6 , 9 , 10 , 12 , 15),(6)对于下图电路，试填写真值表中Y的函数值。,解: F= (ABC)(ABC),=(A A) (B B) (C C),= 0,第四章 复习题,1、用卡诺图判别函数Z和Y有何关系?,解:,因此Z和Y互为反函数,2、某汽车驾驶员培训班进行结业考试，有三名评判员，其中A为主评判员，B和C为副评判员。在评判时按照少数服从多数原则通过，但只要主评判员认为合格就算通过，在双轨输入条件下用最少与非门实现该电路。,解:,3、设B、F均为三位二进制数,B为输入,F为输出,要求二者之间有下述关系:当2B5时,F=B

14、+2时,F=1;当B5时,F=0。试列出真值表。,B3 B2 B1 F3 F2 F10 0 0 0 0 10 0 1 0 0 10 1 0 1 0 00 1 1 1 0 1 0 0 1 1 01 0 1 1 1 11 1 0 0 0 01 1 1 0 0 0,解:,4、分析图中所示电路的逻辑功能，请写出 分析过程。,解：1写出表达式,2列真值表,3分析,由真值表分析可知,本电路为三位二进制码转换为三位循环码。（三位Garg码）。,（方法二）,6、已知由38译码器实现的逻辑函数如图1所示，试改用一个4选1数据选择器(输出)实现（可附加少量门电路）。,解:,7、试只用一片数据比较器7485和一片全

15、加器74283设计一个组合逻辑电路，将(A3A 2A1A0)8421BCD转换为(Y3Y 2Y1Y0)5421BCD 。,解:,设计思路:,分析真值表可知1）0000 0100 两者是相同的。即：8421BCD = 5421BCD,2）当8421BCD码等于0101时,5421BCD码等于1000。两者相差0011。即:8421BCD+0011=5421BCD,4.20 解:,设计思路:,分析真值表可知1）0000 0100 两者是相同的。即：8421BCD = 5421BCD,（2）根据题目要求只提供用74283芯片，因而不可以考虑7485芯片（比较器），设计采用同余的概念来实现电路。,根据

16、以上的分析，采用两片74283芯片设计电路。,2）当8421BCD码等于0101时,5421BCD码等于1000。两者相差0011。即:8421BCD+0011=5421BCD,当8421BCD=0000 0100时， 8421BCD+ ？ 1111，（I）片的CO=0，片为 0000+8421BCD。,当8421BCD 0101时， 8421BCD+ ？1111 ，（I）片的CO=1，片为 0011+8421BCD。,即：10000 0101 = 1011。,8、试用一个四位数值比较器7485和一个四位全加器74283（不允许附加任何器件）将四位二进制数B3B2B1B0转换成8421BCD码

17、000D10D8D4D2D1（其中000D10D8D4D2D1 分别表示十进制数的十位、个位数的8421BCD码）。,9、下图所示数据选择器MUX的输出方程为,，试用,MUX（不提供其它元器件）构成检测电路，判断四位自然二进制码ABCD（ABCD的位权依次分别为8421）是否是8421BCD码的非法码（若是，输出F=1，否则F=0）。,10、如图（1）所示，请分析这个电路完成什么功能？,解：本电路完成4位二进制数转换成两位8421BCD码的电路。,如图（2）所示，请分析这个电路完成什么功能？,解：本电路完成4位二进制数转换成两位8421BCD码的电路。,11、试用一片四位数值比较器7485比较

18、器五位数X(X4 X3 X2 X1 X0 )和已知数Y(11100)的大小,分别由7485的FAB FA=B FAY, X=Y, XY(说明:除7485外只提供一个反相器）。,解：1分析,2讨论：X0和Y0的连接，,由于，Y0= 0，则,12、用四选一多路选择器和少量的门实现逻辑函数，并画出电路图。,F(A,B,C,D)=m(0,1,3,4,5,8,10,11,12,14),方法一：,方法二：,13、已知两级门电路如图2所示。（1）当信号ABCD作,变化时会产生_冒险（逻辑冒险、功能冒险），当信号ABCD作,变化时会产生_冒险（逻辑冒险、功能冒险）。（2）试用增加多余项法消除该电路的逻辑冒险（

19、须在电路图上增加逻辑门）。（3）试用脉冲取样法避免冒险（须在电路图上标出取样脉冲所加的位置和极性）。,功能,逻辑,解:,（1）01001101 存在功能冒险,（2）01111110 存在逻辑冒险,第五章 复习题,1已知触发器电路及其输入波形如下图所示， 试作输出端的波形。,1电路及其输入波形见下图，设Q初态为“0”，作Q端的波形。,Q,5.1 基本触发器的逻辑符号与输入波形如图P5.1所示。试作出 Q、Q 的波形。,Q,图 P5.1,5.10 画出P5.10中Q端的波形,设初态为“0” 。,Q,解：特征方程为：,讨论：,A=0时，翻转；,A=1时，保持。,5.11 画出P5.11中Q端的波形,

20、设初态为“0” 。,Q,5.14 试作出图P5.14中Q端和Z端的波形。设 Q的初始状态为“0”。,解：特征方程,讨论：,A=0时，翻转；,A=1时，保持。,2电路及其输入波形见下图，作Q1 Q2端的 波形。,解:特征方程,方法一：,方法二：,解:特征方程,讨论：,3、试写出各触发器的特征方程。,4、AB触发器和CD触发器的功能如下表所示，若将AB触发器转换成CD触发器，试用列综合表法导出转换函数的最简与或表达式。,5分析下图电路,将分析结果填入下表。,解：X=0：（1）具有自启动； （2）二位二进制同步加法计器。 00 01 10 11 ,X=1： （1）具有自启动； （2）二位二进制同步减

21、法计数器。 11 10 01 00 ,推广：,用JKFF构成的异步可逆计数器： X=0： （1）二位异步二进制加法计数器； X=1： （2）二位异步减法计数器。,用DFF构成的异步可逆计数器： X=0： （1）二位异步二进制减法计数器； X=1： （2）二位异步加法计数器。,6电路如下，数据D和CP波形见下图，试作Q1、Q2端的波形。,第七章 复习题,1、55定时电路号端不用时，应当_。 A. 接高电平 ; B. 接低电平 ; C. 通过0.01f的电容接地 D. 直接接地,C,2、 由555定时器构成的施密特触发器，其脚接6V的电压，则其UT-为_，UT+为_。,3V,6V,2. 试用555

22、定时器设计一个振荡周期为1秒，输出脉冲占空比q=2/3的多谐振荡器。（取C=10F）,解：,由于C=10F，,电路图如下所示。,3、由555定时器构成的施密特反相器如图3所示，其脚接6V的电压源，供电电压VCC12V，对应图3所示的输入波形，画出输出电压波形。,解：,7.1 在图P7.1 555定时器构成的多谐振荡器中设RA=RB=5k，C=960pF。试求输出波形的振荡频率f及占空比q。,解：输出波形的振荡周期为：,振荡频率为,7.2 对于图P7.2占空比可调的多谐振荡器：(1)试计算其q最大值qmax和最小值qmin；(2)说明该电路在改变占空比时振荡频率f是否发生变化，原因何在？,解：(

23、1),7.2 对于图P7.2占空比可调的多谐振荡器：(1)试计算其q最大值qmax和最小值qmin；(2)说明该电路在改变占空比时振荡频率f是否发生变化，原因何在？,（2）该电路在改变占空比时振荡频率f不发生变化。,因为,而 为常数。,7.5 己知施密特反相器的输入信号如图P7.4所示试作出对应的输出波形Uo。,7.5 己知施密特反相器的输入信号如图P7.4所示试作出对应的输出波形Uo。,uOH,uOL,uO,O,O,t,t,UT+,UT-,uI,第八章 复习题,一、概念及其应用,二、主要技术指标,1.精度：用分辨率、转换误差表示,2.速度：用转换时间、转换速率表示,能够将数字量转换为模拟量的

24、器件称为数模转换器，简称D/A转换器或DAC。,能够将模拟量转换为数字量的器件称为模数转换器，简称A/D转换器或ADC。,在A/D转换器中,已知是量化单位,若采用“四舍五入”方法划分量化电平,则最大量化误差为_ 。A. 1/4 ; B.1/2 ; C.1 ; D. 2,B,2.若一个10位二进制D/A转换器的满刻度输出电压为10.23V,当输入为(1100000010)2时,输出电压为_ V。A. 2.65 ; B.5.12 ; C.7.7 ; D. 8.58,C,解：,D=512+256+2=770,u0:10.23=770:210-1,4. 已知4位倒T型DAC，输入数字量为1101，uR

25、EF = - 8V，Rf=R，则输出模拟量uO=?,解：,3.已知一个DAC电路有4个并行数字输入端,则分辨率为_。,5. 一个倒T网络的10位D/A转换器的最小输出电压为0.01V，则当输入为(1100000100)2时，对应的输出电压为_V。 A7.72 B8.56 C9.64 D10.25,解：,D=512+256+4=772,u0:0.01=772:1,A,6. 在转换器中，已知是量化单位，若采用“舍尾”方法划分量化电平，则最大量化误差为_ 。,A1/4 B1/2 C1 D2,1,5. 已知uOm=5V，n=10，则,6. 倒T型网络DAC的uOm=10V，试问需多少位代码，才能使分辨

26、率R达到2mV。( Rf =R),解 由题意知：,8.已知一个ADC为4位,则分辨率为_。,9.已知一ADC为10位，UREF=5V，则：,10.ADC0809的分辨率为8位，即该转换的输出数据可以用28个二进制数进行量化，其分辨率为1LSB(数字量的最小的单位)。用百分比表示，则其分辨率为：,10. 有一个ADC电路，UREF=5V，n=4，试分别求出采用四舍五入量化和舍尾量化方式时的量化单位。如果uI=3.9V，则转换后的数字量分别为多少？若用自然二进制码表示转换后的数字量，则对应的代码分别是什么？,解：1.采用四舍五入量化方式：,量化单位,11.五位十进制可把信号分为105层,最小的量化

27、单位是10-5,量化误差为十万分之一。,12.十位二进制可把信号电压分为210=1024层，最小的量化单位是2-10=1/1024，量化误差小于0.1。,8.1 有一个DAC电路，n=8，其分辨率是多少？,解：分辨率=1/（2n-1）=1/（28-1）=0.392%,8.3 若倒T型DAC电路中R=RF=10K,UREF=5V,求对应输入011,101,110这3种情况下的输出电压。,解：,当输入数字量为011时，输出电压uO为：,8.4 一个8位逐次逼近式ADC要求转换时间小于200ns，则时钟周期TCP应为多少？,解：逐次逼近式ADC转换器完成一次转换所需要的节拍数为（n+1）,其中n为二

28、进制代码的个数，完成一次转换所需的时间为(n+1)TCP，其中TCP为时钟脉冲周期。,因此：(n+1)TCP200nsTCP200/9=22.2ns。,8.5 有一个ADC电路，UI=10V，n=4,试分别求出舍尾量化和四舍五入量化方式时的量化单位。如果UI=6.28V，则转换后的数字量分别为什么？,1111111011011100101110101001100001110110010101000011001000010000,15/1614/1613/1612/1611/1610/169/168/167/166/165/164/163/162/161/160,四舍五入法,舍尾法,量化电平,编

29、码,量化电平,编码,uI=6.28,量化单位=1/1610 V=0.625V,最大量化误差= 1,30/3128/3126/3124/3122/3120/3118/3116/3114/3112/3110/318/316/314/312/310,1111111011011100101110101001100001110110010101000011001000010000,量化单位=2/3110V=0.645V,最大量化误差= ,6.28在9.510 之间。,6.28在1011 之间。,8.5. 有一个ADC电路，UREF=5V，n=4，试分别求出采用四舍五入量化和舍尾量化方式时的量化单位。如果

30、uI=3.9V，则转换后的数字量分别为多少？若用自然二进制码表示转换后的数字量，则对应的代码分别是什么？,解：2.采用舍尾量化方式：,量化单位,第九章 复习题,一、填空和选择题1、使用PROM实现组合逻辑时，应首先把逻辑函数变换成_，而使用PLA实现组合逻辑时，应首先把逻辑函数变换成_。（A：最小项表达式，B：最大项表达式，C：最简与或式 ）,2、存储器容量的扩展有_扩展和_扩展两种方法。如把1K字4位容量的2114RAM扩展为16K字8位的RAM，则需_片2114和一个_译码器。,3、 若用ROM实现“将八位二进制数转换成十进制数(用BCD码表示)的转换电路” ，则ROM的容量至少应为_。,

31、28x 12=3072,4、有一个存储器的容量为1024字8位，则该存储器共有_个基本存储单元，共存有_字，每字有_位，该存储器共有_个2114。,5、某RAM存储器矩阵采用3232的形式，行地址译码器采用5/32线译码器；列地址译码器采用3/8线译码器，则可知该RAM有_个存储单元。该存储矩阵共有_个字，每个字有_位，其列地址译码器的每根输出线接存储矩阵的_列。,6、存储器的容量用_和_的乘积表示。构成16K16位的RAM需要_片容量为1K4的2114，这时应有_条地址线，一次读出操作选中_。,7、RAM在工作时，可以按地址对指定单元_或_数据；而ROM在工作时，只能_指定单元的数据。（擦出

32、、读取、存放）,8、一个RAM的容量为1024字8位，则该RAM共有_个基本存储单元，工作时每次访问_个基本存储单元，有_个地址端。,9、 只能读出、不能写入，但信息可永久保存的存储器是_。 A 固定ROM BRAM CEPROM DDRAM,A,10、 16K8RAM，其地址线和数据线的数目分别为_。 A8条地址线，8条数据线 B10条地址线，4条数据线 C16条地址线，8条数据线 D14条地址线，8条数据线,D,11、 若用ROM实现“两个三位二进制数相乘的乘法器”，则ROM的容量至少应为_。,26x6=384,二、用ROM设计两个一位二进制数a和b及进位输入c的全加器，设本位和为S,进位

33、输出为CO。,三、由EPROM构成的电路如下，试分析电路，列出真值表，填写功能。,1、X、Y、Z的真值表为：,2、该电路的逻辑功能是_,四、由PROM和DFF构成的电路如图所示，设Q1Q2Q3的初态为000。1）试填写Q1Q2Q3的状态转移表。2）试写出序列码F码型。3）试说明这是什么功能的电路。,四、由PROM和DFF构成的电路如图所示，设Q1Q2Q3的初态为000。1）试填写Q1Q2Q3的状态转移表。2）试写出序列码F码型。3）试说明这是什么功能的电路。,F=11011100，11011100，,功能：M=8的11011100序列码发生器。,五、试用ROM实现下列多输出函数电路。,解：,六

34、、由PROM和DFF构成的计数型序列码发生器如下，分析该电路后，试画出该电路的全状态转移图和产生的序列码F=？（设初态为Q3Q2Q1=000）,序列码F=,序列码F=0000011,第十章 复习题,一、填空,1、使用GAL16V8最多可设置_个输入端，最多可设置_个输出端。,2、说明下表中所列5种器件的与、或阵列是固定结构还是可编程结构（在表内对应小格中打“”）。,3、GAL16V8共有_个管脚，其中输入端最多可有_个，输出端最多可有_个，其OLMC在结构控制字的作用下可以构成_种不同的工作模式。,4、PLD按制造工艺可以分为_，_，_三类，按集程度可以分为_和_两类。,5、PAL和GAL的相

35、同之处是基本结构都是_阵列可编程，_阵列固定。不同之处是_（PAL，GAL）的输出结构是固定的，而_（PAL，GAL）的输出结构可由用户编程确定。,6、 GAL16V8的与阵列产生的乘积项最多包含_个变量。,32,7、 GAL16V8器件在结构上的特点是：与阵列可编程、或阵列_。,固定,8、 GAL16V8的与阵列总共可实现_个乘积项。,64,8、用PLA器件实现函数,解 ：用PLA器件实现，需3个输入端，2个输出端。,用卡诺图法化简，得出F1、F2的最简与或式：,相应的实现电路如图10.5.2所示。,图10.5.2 用PLA实现组合函数的设计,&,1,9、试用PLA实现4位二进制码到Gray

36、码的转换。,解：利用卡诺图化简得最简与或式：,与,阵,列,或,阵,列,A,3,A,2,A,1,A,0,D,3,D,2,D,1,D,0,10.1 PLD器件有哪几种分类方法？按不同的方法划分PLD器件分别有哪几种类型？ PLD器件通常有两种分类方法：按集成度分类和按编程方法分类。按集成度分类，PLD器件可分为低密度可编程逻辑器件（LDPLD）和高密度可编程逻辑器件（HDPLD）两种。具体分类如下：,10.6 GAL16V8的OLMC有哪几种具体配置？OLMC可配置成5种不同的工作模式： 为专用输入模式； 为专用组合输出模式； 为反馈组合输出模式； 为时序电路中的组合输出模式； 为寄存器输出模式；

37、,第十二章 复习题,1、 控制器的描述方法和设计依据是_。,状态转移表或状态转移图,2、 ASM图由3个基本符号组成，它们分别是_、_和_。,状态框,判断框,条件框,3、 AB这条语句属于RTL中的_。A传输语句 B算术语句 C逻辑语句 D移位语句,A,4、 数据处理器的具体操作过程可用处理器明细表来说明，它包括_和_两个子表。,操作表,状态变量表,5、 数字系统一般由输入接口、输出接口、_和_四部分构成。,处理器,控制器,6、 数字系统设计一般分为三个阶段,即:_、_和_三个阶段。,系统设计阶段,逻辑设计阶段,电路设计阶段,7、已知一个数字系统，它有三个寄存器X、Y、Z，它的算法流程图如图6

38、所示，请导出状态数最少的ASM图。,8、设A,B,C为四位寄存器，MUX为4二选一数据选择 器，已知以下三条RTL语句： T1:CA; T2:CB; T3:CC+1其中，T1、T2、T3三个控制命令在同一时刻只允许一个有效。这三条语句对应的部分硬件方框图如图1所示，请完成A0、LD、INC三个函数的设计，LD、INC均为高电平有效。1. 填写表1所示的真值表；2. 将图1方框图电路补充完整，要求用最少的与非门实现。,解:,T1:CA; T2:CB; T3:CC+1,图8 完成加和增“1”操作的方框图,9、为了说明算术操作语句和硬件的对应关系，我们讨论下面两条语句：,并行加法器,B寄存器,A寄存

39、器,例如：增加一句：T0：BX；,10、数字系统的ASM图如下,试把该系统控制器的状态转移图画完整。,11、试用每态一个触发器的方法实现下列ASM图描述的控制器，分别用两个DFF的输出表示ASM图中两个状态，触发器输出用T1、T2表示，请写出两个触发器的激励方程，以及控制器的输出函数逻辑表达式。,T2,T2S3,12、系统的ASM图如下，试写出控制器的状态转移表。,0,1,T0,0,0,0,T1,1,0,0,0,T2,0,0,0,1,T2,0,1,0,0,T1,0,0,1,1,T0,0,0,1,13、对于下图ASM图，从S=1开始，试填写计数器A的状态转移表。,14、对于下图ASM图，试从T0

40、状态且S=1开始，填写该图的操作序列表。,0 0,1 0,T1,0 1,1 0,T2,0 1,1 0,T1,1 0,1 0,T2,1 0,0 0,T1,1 1,0 0,T2,1 1,1 1,T0,15、图6为某数字系统的ASM图，其中START和A100分别为处理器发出的状态信号S1和S2。试画出该系统控制器的状态转移图，状态转移图中箭头上的标注为S1S2/CLR SHIFT OUT。,图6,状态转移图,16、对于图6的ASM图，若用每态一个触发器（DFF）的方法实现该系统的控制器，试写出控制器输出控制信号的逻辑表达式，和控制器中D触发器激励函数的逻辑表达式，若X为8位并行数据输入端，输出Z取自寄存器Y，试描述该系统实现的功能。CLR=_ D0=_SHIFT=_ D1=_OUT=_ D2=_功能：_,T0S1,T1,T2S2,T1,实现函数 2YX100 (0X100),