《计算机组成原理》习题课：提高题16章解析ppt课件.ppt

《《计算机组成原理》习题课：提高题16章解析ppt课件.ppt》由会员分享，可在线阅读，更多相关《《计算机组成原理》习题课：提高题16章解析ppt课件.ppt（38页珍藏版）》请在三一办公上搜索。

1、1,2.2A 你知道有几种进位链电路？各有什么特点？若机器字长为32位，画出最快的一种进位链框图，并在框图中标出每一个进位的名称。2.3B 设寄存器位数为16位（含一位符号位），若机器完成一次加法和移位各需100ns，则实现Booth算法最多需多少ns?实现补码除法时，若将上商和移位同时进行，则供需多少ns?2.4B 64位的全加器，以4位为一组，16位为一大组，大组内包含4个小组。设与非门的级延迟时间为20ns,与或非门的级延迟时间为30ns 。当Gi (Gi =Ai Bi)和Pi(Pi=Ai+Bi)形成后，采用单重分组跳跃进位链和双重分组跳跃进位链，产生全部进位的时间分别为多少ns ？,2

2、,答：通常并行进位链有单重分组和双重分组两种实现方案。 单重分组跳跃进位 就是将n位全加器分成若干组，小组内的进位同时产生，小组与小组之间采用串行进位，这种进位又有组内并行、组间串行之称。如果将16位的全加器按4位一组分组（即4个74181形成的16位全加器），它们是组内并行，组间串行便可得单重分组跳跃进位链框图。双重分组跳跃进位链 就是将n位全加器分成几个大组，每个大组又包含几个小组，而每个大组内所包含的各个小组的最高进位是同时形成的，大组与大组间采用串行进位。因各小组最高进位是同时形成的，小组内的其它进位也是同时形成的，故有小组内并行、小组兼并型、大组间串行之称。如使用8个74181和两个

3、74182芯片构成的32位并行加法器。两个74182之间是串型的。详见高等教育出版社出版唐朔非编著的计算机组成原理。,3,2.5B 64位的全加器，以4位为一小组，16位为一大组，大组内包含4个小组。设全加器的进位延迟时间为20ns,求和延迟时间为30ns，小组内并行进位的延迟时间、大组内和大组间的并行进位的延迟时间均为20ns。求： 1）该加法器采用串行进位方式时，完成一次加法需要多少时间？ 2）该加法器采用单级分组时，小组内采用并行进位，小组间采用串行进位，完成一次加法需要多少时间？ 3）该加法器采用两级分组时，小组内采用并行进位，大组内也采用并行进位，大组件采用串行进位，完成一次加法需要

4、多少时间？ 4）该加法器采用两级分组时，小组内、大组内和大组间均采用并行进位时，完成一次加法需要多少时间？,4,3.7B 若机器数字长16位（含一位符号位），当机器做原码一位乘除和补码Booth算法一位乘除时，其加法和移位的次数最多次数各为多少？3.8B 设32为长的浮点数，其中阶符1位，阶码7位，数符1位，尾数23位。分别写出机器数采用原码和补码表示时，所对应的最接近0的十进制负数。3.9B 在整数定点机中，若寄存器的内容为80H，当它分别代表原码、补码、反码和无符号数时，所对应的十进制数各为多少？3.10A 将4位有效信息1001编成循环冗余校验码，已知生成多项式为X3+ X1+ X0 即

5、1011，要求写出编写过程。 （1001110）,5,3.11B 已知两个浮点数 X=0011,01001; Y=1111,01011。它们的阶码均为4位（含一位阶符）补码，尾数为5位原码（含一位尾符）按要求求出：1.列出求X/Y的运算步骤； 2.采用不恢复余数法求出商及余数； 3.并对结果进行规格化及舍入处理。,6,3.12 已知X-0.00101100，Y-0.00011110采用变形补码求X补+Y补。将运算结果表示成浮点变形补码规格化数。其中阶码为3位补码，尾数为8位补码（均不含符号位）解答：解X补Y补。X补11.11010100，Y补11.11100010；X补+Y补11.110101

6、00+11.1110001011.10110110。表示成规格化浮点数。结果为：尾数为11.01101100，阶码为11111。,7,3.13 设X2-0110.110100，Y2-100-0.101110。按下列运算步骤求XY补 ，其中阶码4位（含1位符号位），尾数7位（含 1位符号位）。求阶差对阶尾数运算结果规格化解答：阶差E为1。对阶。Y的阶码小，应使Y的尾数右移1位，阶码加1。此时X的阶码为11101，尾数为11.101001。尾数求和。00.110100+11.10100100.011101。规格化处理。结果符号与最高位相同，执行左规。结果尾数为00.111010，阶码为11100。

7、,8,3.14 设X=（12.5）10，Y=（0.5）10，分别给出两数的IEEE754单精度浮点数表示（可用十六进制表示）。并分别计算X+Y、X-Y、X*Y和Y/X的值。3.15 浮点数溢出和定点数溢出有何不同？浮点数加、减、乘、除运算个在什么情况下会发生溢出？,9,4.3B 设CPU 由16根地址线，8个数据线，并用/MREQ做访存控制线号，有R/W做读写命令信号。自选各类存储芯片，画出CPU和存储芯片的连接图，要求： 1. 最大8K地址是系统程序区，与其相邻的8K地址是系统程序工作区，最小16K是用户程序区。 2. 写出每片存储芯片的类型及地址范围（用十六进制表示）。 3. 用74138

8、译码器及其它门电路详细画出存储芯片的选片逻辑。,10,4.4 多级结构的存储器系统由哪几级组成？每一级存储器一般使用何种类型的存储介质？这些介质的主要特点是什么？4.5 为什么层次存储结构能同时满足CPU对存储器系统在速度、容量和价格三方面的要求？何谓信息的一致性和包含性原则？4.6 比较静态存储器和动态存储器的存储原理和特点。,11,5.1A 某指令系统指令定长12位，每个地址段3位。试提出一种分配方案，要求该指令系统有4条三地址指令，8条二地址指令，180条单地址指令。5.3B 某机指令字长为32位，共有105种操作，且CPU内有16个32位的通用寄存器。如果主存可以直接或间址寻址，采用寄

9、存器-存储器型指令，能直接寻址的地址范围是多少？若除直接、间接寻址外，还能采用通用寄存器作为基址寻址，画出寄存器-存储器型的指令格式？它的寻址的最大地址范围是多少？,12,5.4B 某计算机主存大小64KB，CPU内部由8个16位通用寄存器，8个8位通用寄存器，1个变址寄存器。该机有指令系统64条指令，全部为寄存器寄存器型或寄存器存储器型指令，同时支持8位和16位运算。当操作数不在寄存器中时，采用下列寻址方式：1）寄存器间接寻址（用16位寄存器）；2）存储器直接寻址；3）基址变址寻址（用任意16位寄存器做基址寄存器，位移量16位）。要求： 1.设计适合该计算机的指令格式，使指令长度最短，并画出

10、各种类型的指令格式示意图。 2.写出各种指令寻址方式计算有效地址的表示式。,13,5.5B 某机主存容量为64K*16位，采用单字长、但地址指令。共60条。试采用直接、间接、变址、相对这四种寻址方式设计指令格式，并说明每一种寻址方式的寻址范围及有效地址计算方法。,14,5.6 某计算机的字长为16位，存储器按字编址，访内存指令格式如图所示。 15 11 10 8 70其中，OP是操作码，M是定义寻址方式（见表），A是形式地址。设PC和Rx分别为程序计数器和变址寻址寄存器，字长为16位，问：该格式能定义多少种指令？各种寻址方式的寻址范围为多少字？写出各种寻址方式的有效地址EA的计算式。,15,解

11、答：第小题考查的是指令字的形成方式。假设操作码OP长度为K位，则最多可以有2K个不同的操作码。由于此指令格式使用第11到第15位来表示指令类型。则总的指令类型为2（15-11）+132种不同的操作码。第小题考的是某种格式编码中，各种寻址的地址范围。如果机器字长为L位，指令的地址位长为N，则各寻址方式的寻址范围见下表。第小题与第小题内容相似。各寻址方式的有效地址表达式如下。寻址方式有效地址表达式0EA（PC），即操作数在指令码中1EAA2EA（A）3EA（Rx）A4EA（PC）A,16,5.7 某机字长32位，共有机器指令100条，指令单字长，等长操作码，CPU内部有通用寄存器32个，可作变址寄

12、存器用，存储器按字节编址，指令拟用直接寻址、间接寻址、变址寻址和相对寻址等4种寻址方式。 分别画出4种不同寻址方式的单地址指令的指令格式。 采用直接寻址和间接寻址方式时，可直接寻址的存储器的空间各是多少？ 写出4种寻址方式下，有效地址E的表达式。解答：第小题解答：指令格式如图所示：,直接寻址指令间接寻址指令变址寻址指令相对寻址指令,17,第小题解答：直接寻址时，由于指令操作码占用了其中7位，则剩余的（32-725）位表示指令的寻址范围。当按字节编址时，寻址为32MB（225）；使用间接寻址时，由于机器的字长为32位，所以可寻址为4GB（232）。第小题答案：有效地址EA如下所示。直接寻址：EA

13、指令中的地址码间接寻址：EA指令中的地址码所指示的内存单元中存放的有效地址变址寻址：EA变址寄存器中所包含的地址值指令中地址码所表示的偏移相对寻址：EA程序记数器中所包含的地址值指令中地址码所表示的偏移,18,5.8 某计算机的字长16位，设有单地址指令和双地址指令两类，若每个地址字段均为6位，且双地址指令有X类，问单地址指令最多可以有多少类？解答：由于双地址指令总共有X类，所以在￥位操作码字段中，还能被单地址指令使用的前4位指令前缀的总数为24X。单地址指令的操作码长度为10位，在4位指令前缀之后，余下的（1046）位总共可以表示的不同二进制数种类为2664种。这种单指令格式种类的计算就成了

14、一个数学的组合问题，单指令的种类为（24X）26类。,19,5.9 基址寄存器的内容为2000H，（H表示十六进制），变址寄存器的内容为030AH，指令的地址码为3FH，当前正在执行的指令所在地址为2B00H，请求出变址值（考虑基址）和相对编址两种情况下的访存有效地址（实际地址）。解答：采用变址方式时，EA2000H+030AH+3FH2349H采用相对编址方式时，EA2B00H+3FH2B3FH。,20,5.10设字长和指令长度均为24位，若指令系统可完成108种操作，且具有直接、间接（一次间址）、变址、基址、相对、立即等6种寻址方式，则在保证最大范围内直接寻址的前提下，指令字中操作码占位，

15、寻址特征位占位，可直接寻址的范围是，一次间址的范围是。 解答：7，3，214，224。5.11下列指令的寻址方式为变址间接寻址，其格式如图所示。其中I为间接寻址位，I1表示间接寻址，I0表示直接寻址。X表示变址寄存器号。Disp为位移量。寻址过程为先变址后间接寻址，当I1时，操作数有效地址EA（写出表达式）解答：操作数有效地址EA(Rx)+Disp)。,21,5.12 某计算机系统主存地址m位，机器字长n位，mn。若指令系统采用定长指令格式指令，则寻址方式执行速度最快；寻址方式执行速度最慢。若采用变长格式指令，则寻址方式执行速度最快，寻址方式执行速度最慢，寻址方式指令长度最长，寻址方式指令长度

16、最短。A. 立即B. 直接C. 寄存器直接D. 寄存器间接E. 存储器间接 解答：A。E。C。E。B。C。5.13 设相对寻址的转移指令占两个字节，第1字节是操作码，第2字节是相对位移量（用补码表示）。每当CPU从存储器取出第一个字节时，即自动守成（PC）+1PC。设当前PC内容为2003H，要求转移到200AH地址，则该转移指令第2字节的内容就为。若PC的内容为2008H，要求转移到2001H，则该转移指令第2字节的内容应为。A. 05HB. 06H C. 07H D. F7H E. F8H F. F9H 解答：B；E。,22,5.14 某计算机指令长度为32位，有3种指令：双操作数指令、单

17、操作数指令、无操作数指令。今采用扩展操作码的方式来设计指令，假设操作数地址为12位，已知有双操作数指令K条，单操作数指令L条，问无操作数指令多少条？设某计算机有变址寻址、间接寻址和相对寻址等寻址方式，设当前指令的地址码部分为001AH，正在执行的指令所在地址为1F05H，变址寄存器中的内容为230AH，其中H表示十六进制数。请填充：当执行取数指令时，如为变址寻址方式，则取出的数为；为间接寻址，取出的；执行转移指令时，转移地址为。 已知寄存器的部分地址及相应内容，见表。 在计算机中，控制程序流程变化的指令有哪些？各在什么情况下使用？,23,解答： 设无操作数指令个数为N，则N(28-K)212-

18、L 212。 第1个空：使用变址寻址，所以指令地址码部分是偏移值，主地址值在寄存器中，操作数在内存单元(23A0H001AH)23BAH中，为1748H。第2个空：使用间接寻址，所以指令地址码部分是丰放操作数的内存单元的地址，即操作数的地址存放在001AH单元中，因此操作数的有效地址为2300H，操作数为2600H。第3个空：使用相对寻址，所以指令地址码部分是下一条指令相对本指令所在位置的偏移。当前指令所在地址为1F05H，所以下一条指令在（1F05H001AH）1F1FH中，故转移地址为（1F1FH）2500H。 在计算机中控制程序流程的指令主要包括3类：转移指令（有条件和无条件)、程序调用

19、和返回指令、循环控制指令。 转移指令中的无条件指令有两种：一种为局部无条件转移，采用相对寻址，转移地址有限一种为全局无条件转移指令，可以转移到整个寻址空间任意位置。使用条件主要是全零、正负、进位和溢出。 中断控制指令和自陷指令也属于程序调用指令。中断控制指令有：开中断、关中断、改变屏蔽状态及从中断程序中返回。 循环指令执行的一般情况是对某一边疆的数据结构或者对相同数据结构进行多次重复操作,24,5.15 某指令系统字长16位，、每个操作数的地址码长6位。设系统有元操作数、单操作数和双操作数3类。若双操作数指令有M条，无操作数指令有N条，问单操作数的指令最多可能有多少条？解答： 由题意可知，双操

20、作数操作码应占4位，单操作数操作码应占10位，无操作数操作码应占16位。双操作数指令有M条，无操作数指令有N条，则单操作数指令最多可能有210-M 26-N/26条。 （17）某机器指令码长度为16位，地址码长度都为6位，包含单地址指令、 以地址指令和无地址指令，试问单地址指令最多能有多少条，此时双地址指令和无地址指令各为多少条？解答： 单地址指令最多能有(24-1) 26-1=959条。 此时双地址指令只有1 条，无地址指令最多可有26=64条。,25,5.16 已知某机器字长165位，主存按字编址，其双操作数指令格式为： 0 5 6 7 8 15 其中OP为操作码，R为通用寄存器地址，试问

21、下列寻址方式能访问的最大主存区为多少机器字？ D为立即数： D为主存直接地址： D为主存间接地址： D为变址形式地址，变址寄存器为R1(字长16位)： 解答：D为立即数，访问的最大主存区为0。D为主存直接地址，访问的最大主存区为28=256。D为主存间接地址，访问的最大主存区为216=65536。D为变址形式地址，变址寄存器为R1(字长16位)，访问的最大主存区为216=65536。,26,5.17 某机字长16位，直接寻址空间为128字，变址时的位移量是-64+63，16个通用寄存器都可以作为变址寄存器，设计一套指令系统，满足下列寻址类型的要求。直接寻址的二地址指令3条；变址寻址的一地址指令

22、6条；寄存器寻址的二地址指令8条；直接寻址的一地址指令12条；零地址指令32条。解答： 2bits 7bits 7bits操作码可为00、01、11，共3条 5bits 4bits 7bits操作码可为1100011101，共6条 8bits 4bits 4bits操作码可为1111000011110111，共8条,27, 9bits 7bits操作码可为111110000111111011，共12条 16bits操作码可为11111111000000001111111000011111，共32条 5.18 某台计算机字长为16位，主存容量为64KB，采用单字长单地址指令，共有64条指令，系统

23、有4个通用寄存器R0、R1、R2、R3，试用4种寻址方式(寄存器直接寻址、存储器直接寻址、基址寻址、间接寻址)设计指令格式(通用存储器都为16位)。解答： 操作码应占6位(共有64条指令，26=64)，寻址方式应占2位(共有4种寻址方式，22=4)，寄存器号应占2位(共有4个寄存器)，操作数字段有(16-6-2-2=6)位。因此，寄存器直接寻址的指令格式如图所示： 6bits 2bits 2bits 6bits,28,5.18 某指令系统长度为16位，其中一个操作数需要6位来表示。假定它有K条双操作数指令和L条无操作数指令，那么，它最多还能支持多少条单操作数指令？5.19 设计一套指令系统的操

24、作码编码方案，指令长度为36位，需要实现的指令要求如下：1）7条三操作数指令，其中两个操作数的地址各15位 ，另一操作数为3位的寄存器；2）500条双操作数指令，其中一个操作数的地址为15位，另一操作数为3位的寄存器；3）50条无操作数指令。5.20 说明指令流水技术的实现途径，为什么指令流水能提高计算机的整体性能？,29,6.1 简要说明组合逻辑与微程序控制器组成的同异之处，两种控制器各自的优缺点。 得到下一条微指令地址可能有哪些方式，各用于什么情况下？ 指令的操作码部分为什么有时采用变位数的扩展技术？ 解答：第小题解答： A)组合逻辑与微程序控制器相同之处是根据指令操作码和时序信号，产生各

25、种控制信号，以便地建立各种数据能路，完成取指令和执行指令的控制。 B)组合逻辑的优点是由于控制器的速度取电路延迟，所以速度较快。 C)组合逻辑的缺点是由于将窑部件看成专门产生固定时序控制信号的逻辑电路，所以把用最少元件和取得最高速度作为设计目标。一旦设计完成，不可能通过其他的修改添加新功能。 D)微程序控制的优点是同组合逻辑控制器相比，具有规整性、灵活性、可维护性等一系列优点。 E)微程序控制的缺点是由于微程序控制器采用了存储程序原理，所以每条指令都要从控存中取一次，故影响了速度。,30,第小题解答： 产生下一条微指令地址的方式有以下3种。 A)计数器方式与用程序计数器产生机器指令地址的方式相

26、类似。在顺序执行微指令时，后续微指令地址由现行微指令加上一个增量来产生；在非顺序执行微指令时，必须在执行现行指令后，转去执行指定后续微指令地址的下一条指令。一般用在微地址产生机构比较简单且微指令中顺序控制字段较短的场合。 B)增量方式与断定方式的结合微指令的顺序控制字段分成两部分，即条件选择字段与转移地址字段。由这两个字段结合，当转移条件满足时，将转移地址字段作下一个微地址无转移要求，则直接从微程序计数器中取得下一条指令。一般用于微指令执行时，需要外部判断条件的场合。 C)多路转移方式也称为断定方式。这种方式中，当微程序不产生分支时，后续微地址直接由微指令的顺序控制字段给出；否则有若干个后续地

27、址可以选择，此时必须由控制字段的”判别测试“和”状态条件“信息来选择其中一个微地址。一般用于有多个转移条件且可以使用组合逻辑设计转移地址逻辑的场合。 第小题解答： 指令操作码使用变位数扩展的目的在于充分利用指令字的各个字段，在不增加指令长度的情况下扩展操作码的长度，使它可以表示更多的指令。,31,6.2 已知微程序控制器的逻辑框图如图所示，试简述其工作原理解答：由指令操作码得到该指令对应的微程序的入口地址，送入CMAR。由CMAR经译码选中微指令存储器的某一单元，微指令存储器该单元的内容，然后送入UIR。由UIR发出微指令控制信号。CMAR在顺序控制时加1，若该微指令为转移指令，则将该转移地址

28、送入CMAR。转重复执行，直至微程序结束。,32,6.3 组合逻辑控制器中，微操作控制信号的形成与哪些信号有关？解答： (1)来自指令操作码译码器的输出； (2)来自执行部件的反馈信息； (3)来自时序产生器的时序信号。 （29）叙述微程序控制器所采用的设计技术及设计思想。解答：微程序设计的基本思想是依照通常的接替程序的方法，把操作控制信号编成所谓的“微指令”，存放到只读存储器中。当计算机运行时，一条一条地读出这些微指令，从而产生全机所需要的各种操作控制信号，使相应部件执行所规定的操作。 微程序控制器的设计技术有如下几点。微指令编码技术。微指令有水平型微指令和垂直型微指令两种类型，即在一个CP

29、U周期中，一次能定义并执行多个并行操作微命令的微指令，叫做水平型微指令；在一个CPU周期中，采用微操作码方式，一次只能控制信息从某个源部件到目标部件执行过程的微指令叫做垂直型微指令。微指令流水技术。由于取微指令和执行微指令的操作是在两个完全不同的部件中执行的，因此可以将这两部分在时间上重叠进行。后续地址的确定技术。有计数器方式和断定方式两种,33,6.4 某微程序控制器中，采用水平型 直接控制微指令格式，断定方式。已知全机共有微20命令个，可判定的外部条件有4个，控制存储器容量为12830(位)。设计出微指令的具体格式。画出该控制器结构框图。解答： 第 小题的解答： 微指令格式设计如下： 20

30、bit 2bit 8bit 第小题解答： 此题的答案如下图所示。,34,35,6.5 某机采用微程序控制方式，微指令字长24位，采用水平型编码控制的微指令格式，采用断定方式，共有微命令30个构成4个相斥类，各包含5个、8个、14个和3个微命令，外部条件共3个。控制存储器的容量应为多少？设计出微指令的具体格式。解答： 第小题解答： 控制存储器的容量不能直接由微命令的个数得出，因此要在第二问解答后才能确定。 第小题解答： 水平型微指令的格式为： 本题中，控制字段分为4组，分别表示微命令的4个相斥类，各组的长度为3位(表示5个微命令)、3位(表示8个微命令)、4位(表示14个微命令)、2位(表示3个

31、微命令)，所以控制字段共需3+3+4+2=12位。 外部条件有3个，所以判别测试条件字段有2位。 下地址字段为(24-13-2=9)位。 所以微指令的具体格式为： 现在来解答第一问。由上面计算可知下列字段共9位，可访问地址空间为29=512个微指令字。换算成位数为51224=12288bit,36,6.2A 介绍一下微指令格式的分类及特点。6.3B 1）画出微程序控制器的原理方框图。 2）写出一条ADD X,D（X为变址寄存器，D位主存地址）指令，微程序控制器所发出的全部微操作命令机节拍安排。 3）简述微指令的控制方式，各有何特点？ 4）微指令控制和组合逻辑控制哪一种速度更快？为什么？6.4A

32、 微程序控制器与组合逻辑控制器的相同点与差别有哪些？介绍一下控制器的组成。答：1）见书中208页。 2）一般是由指令寄存器、指令译码器、程序计数器、时序发生器和操作控制电路。,37,6.5B 一CPU内部包含16个寄存器，一个支持16种算术运算和16种逻辑运算的ALU，一个支持8种操作的移位器。所有部件均由CPU内部总线连在一起。请设计指定该CPU内部不同操作的微指令格式（不必考虑次地址部分）。6.6B 某计算机字长32位，采用微程序控制方式，微指令字长40位，采用水平直接控制与编码控制相结合的微指令格式。断定方式，共有微命令40个，其中有10个微命令采用直接控制方式，30个微命令采用编码控制

33、方式，共构成 4个相斥类。各包含4个、16个、8个和2个微命令，可判定的外部条件由4个（CF,ZF,SF和OF）。求：1）设计出微指令的具体格式；2）控制存储器容量可达到多少位？3）画出微程序控制器的结构框图。,38,6.7B某微程序控制器中，采用水平型直接控制微指令格式，断定方式。已知全机共有微命令20个，可判定的外部条件有4个，控制存储器容量为128*30位。 1）设计出微指令具体格式。 2）画出该控制器结构框图6.8B某机采用微程序控制方式，微指令字长24位。采用水平型编码控制的微指令格式，断定方式，共有微命令30个构成4个相斥类，各包含5个、8个、14个和3个微命令，外部条件共3个。 1）控制存储器的容量应为多少？ 2）设计出微指令的具体格式。,