基于单片机门铃的设计说明.doc
《基于单片机门铃的设计说明.doc》由会员分享,可在线阅读,更多相关《基于单片机门铃的设计说明.doc(16页珍藏版)》请在三一办公上搜索。
1、基于单片机的叮咚门铃设计摘要:本文设计了一种基于单片机的叮咚门铃,主要有键盘,音频功率放大器LM386,AT89S51单片机,扬声器等构成,通过单片机定时/计数器t0来产生700Hz和500Hz的频率来使扬声器发出叮咚声音。关键词:AT89C51单片机 ;扬声器 ;频率;前言:1在现代电子产品中,叮咚门铃以它成本低,方便快捷等优点占据了很大的市场空间。本课程设计是基于单片机的叮咚门铃,通过单片机控制输出频率,由音频功率放大器LM386放大给扬声器,使之发出叮咚声。虽然功能简单,但是由于其操作简单得到了广泛的应用。2主要技术指标是当按下开关SP1,AT89S51单片机产生叮咚声从P1.0端口输出
2、到LM386,经过放大之后送入喇叭。目录1 总体方案设计32 AT89S51单片机简介43 硬件部分设计93.1单片机系统93.2电路原理图93.3 仿真电路图104 软件部分设计114.1 程序设计方法114.2主程序框图124.3 T0中断程序框图124.4汇编源程序135 调试分析155.1硬件调试155.2软件调试155.3软、硬件联调156 结论157 参考文献16附录1171 总体方案设计针对本课题的设计任务,进行分析得到:本次设计是利用单片机实现对扬声器发声的,控制采用按钮操作,AT89S51单片机进行控制,由音频功率放大器进行放大,最后使扬声器发出叮咚声音。单片机AT89S51
3、按钮晶振电路音频放大器扬声器图1叮咚门铃总体设计框图2 AT89S51单片机简介AT89S51 为 ATMEL 所生产的可电气烧录清洗的 8051 相容单芯片,其部程序代码容量为4KB图2 AT89S51单片机引脚图一AT89S51主要功能列举如下:1、为一般控制应用的 8 位单芯片2、晶片部具时钟振荡器传统最高工作频率可至 12MHz3、部程式存储器ROM为 4KB4、部数据存储器RAM为 128B5、外部程序存储器可扩充至 64KB6、外部数据存储器可扩充至 64KB7、32 条双向输入输出线,且每条均可以单独做 I/O 的控制8、5 个中断向量源9、2 组独立的 16 位定时器10、1
4、个全多工串行通信端口11、8751 及 8752 单芯片具有数据的功能12、单芯片提供位逻辑运算指令二AT89S51各引脚功能介绍:VCC:AT89S51 电源正端输入,接+5V。VSS:电源地端。XTAL1:单芯片系统时钟的反相放大器输入端。XTAL2:系统时钟的反相放大器输出端,一般在设计上只要在 XTAL1 和 XTAL2 上接上一只石英振荡晶体系统就可以动作了,此外可以在两引脚与地之间加入一 20PF 的小电容,可以使系统更稳定,避免噪声干扰而死机。RESET:AT89S51的重置引脚,高电平动作,当要对晶片重置时,只要对此引脚电平提升至高电平并保持两个机器周期以上的时间,AT89S5
5、1便能完成系统重置的各项动作,使得部特殊功能寄存器之容均被设成已知状态,并且至地址0000H处开始读入程序代码而执行程序。EA/Vpp:EA为英文External Access的缩写,表示存取外部程序代码之意,低电平动作,也就是说当此引脚接低电平后,系统会取用外部的程序代码存于外部EPROM中来执行程序。因此在8031及8032中,EA引脚必须接低电平,因为其部无程序存储器空间。如果是使用 8751 部程序空间时,此引脚要接成高电平。此外,在将程序代码烧录至8751部EPROM时,可以利用此引脚来输入21V的烧录高压Vpp。ALE/PROG:ALE是英文Address Latch Enable
6、的缩写,表示地址锁存器启用信号。AT89S51可以利用这支引脚来触发外部的8位锁存器如74LS373,将端口0的地址总线A0A7锁进锁存器中,因为AT89S51是以多工的方式送出地址及数据。平时在程序执行时ALE引脚的输出频率约是系统工作频率的1/6,因此可以用来驱动其他周边晶片的时基输入。此外在烧录8751程序代码时,此引脚会被当成程序规划的特殊功能来使用。PSEN:此为Program Store Enable的缩写,其意为程序储存启用,当8051被设成为读取外部程序代码工作模式时EA=0,会送出此信号以便取得程序代码,通常这支脚是接到EPROM的OE脚。AT89S51可以利用PSEN及RD
7、引脚分别启用存在外部的RAM与EPROM,使得数据存储器与程序存储器可以合并在一起而共用64K的定址围。PORT0P0.0P0.7:端口0是一个8位宽的开路汲极Open Drain双向输出入端口,共有8个位,P0.0表示位0,P0.1表示位1,依此类推。其他三个I/O端口P1、P2、P3则不具有此电路组态,而是部有一提升电路,P0在当做I/O用时可以推动8个LS的TTL负载。如果当EA引脚为低电平时即取用外部程序代码或数据存储器,P0就以多工方式提供地址总线A0A7及数据总线D0D7。设计者必须外加一锁存器将端口0送出的地址栓锁住成为A0A7,再配合端口2所送出的A8A15合成一完整的16位地
8、址总线,而定址到64K的外部存储器空间。PORT2P2.0P2.7:端口2是具有部提升电路的双向I/O端口,每一个引脚可以推动4个LS的TTL负载,若将端口2的输出设为高电平时,此端口便能当成输入端口来使用。P2除了当做一般I/O端口使用外,若是在AT89S51扩充外接程序存储器或数据存储器时,也提供地址总线的高字节A8A15,这个时候P2便不能当做I/O来使用了。PORT1P1.0P1.7:端口1也是具有部提升电路的双向I/O端口,其输出缓冲器可以推动4个LS TTL负载,同样地若将端口1的输出设为高电平,便是由此端口来输入数据。如果是使用8052或是8032的话,P1.0又当做定时器2的外
9、部脉冲输入脚,而P1.1可以有T2EX功能,可以做外部中断输入的触发脚位。PORT3P3.0P3.7:端口3也具有部提升电路的双向I/O端口,其输出缓冲器可以推动4个TTL负载,同时还多工具有其他的额外特殊功能,包括串行通信、外部中断控制、计时计数控制及外部数据存储器容的读取或写入控制等功能。其引脚分配如下:P3.0:RXD,串行通信输入。P3.1:TXD,串行通信输出。P3.2:INT0,外部中断0输入。P3.3:INT1,外部中断1输入。P3.4:T0,计时计数器0输入。P3.5:T1,计时计数器1输入。P3.6:WR:外部数据存储器的写入信号。P3.7:RD,外部数据存储器的读取信号。三
10、.振荡器特性:XTAL1和XTAL2分别为反向放大器的输入和输出。该反向放大器可以配置为片振荡器。石晶振荡和瓷振荡均可采用。如采用外部时钟源驱动器件,XTAL2应不接。有余输入至部时钟信号要通过一个二分频触发器,因此对外部时钟信号的脉宽无任何要求,但必须保证脉冲的高低电平要求的宽度。四.芯片擦除:整个PEROM阵列和三个锁定位的电擦除可通过正确的控制信号组合,并保持ALE管脚处于低电平10ms 来完成。在芯片擦操作中,代码阵列全被写1且在任何非空存储字节被重复编程以前,该操作必须被执行。此外,AT89C51设有稳态逻辑,可以在低到零频率的条件下静态逻辑,支持两种软件可选的掉电模式。在闲置模式下
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 单片机 门铃 设计 说明
链接地址:https://www.31ppt.com/p-1131828.html