微机知识点考试题库填空.docx

填空题1. 8088/8086的一切复位信号至少要维持4个时钟周期。2. 8086/8088CPU经加电复位后，执行第一条指令的地址是FFFFoH。4.假设某个总线周期需插入三个Tw等待状态，则该总线周期内对READY信号检测的次数是4o6.某同学在做实验时，按如图2连接芯片的译码电路，得知该芯片的地址范围为300OH37FFHo试问该芯片的CS端应接到74LS138的Y6。7.8253可编程定时/计数器工作于方式3,产生方波输出，设CLK的时钟频率为IMHz,为了得到IKHZ的方波，则时间常数的值应为_1000_。9 .设8253的通道1与通道0级连，均为BCD计数，已知CLKl的输入频率为，OUTO的输出作为中断请求信号，则中断请求信号的间隔时间最长为_50S_ol(2MHz100000000)10 .8086/8088最多能处理_256种中断。11 .一般的中断过程分为中断请求、中断判优、中断响应、中断处理、中断返PI。12 .已知中断类型号为OBH,则其中断服务程序入口地址存放在中断矢量表中的首地址是_0000:002CH_o13 .设内存OOo6CH0006FH单元的内容依次为40H,23H,90H,78H,则对应的中断类型号为IBH,该中断的中断服务子程序的入口地址CS:IP为7890:2340H。14 .若256KB的SRAM具有8条数据线,则它具有_15条地址线。15 .一个有32个字的数据区，它的起始地址为70A0:DDF6H,那么该数据区的最后一个单元的物理地址为7E834Ho16 .设存储器的地址线有16条，存储基本单元为字节，若采用2KX4位芯片，按全译码方法组成存储器，当该存储器被扩充成最大容量时，需要此种存储器芯片的数量是_64片21 .逻辑地址由段地址和段内偏移两部分组成。22 .在半导体存储器中，RAM指的是随机存取存储器，它可读可写，但断电后信息一般会丢失；而ROM指的是只读存储器，正常工作时只能从中读取信息，但断电后信息不会丢失。23 .在8088处理器系统中，假设地址总线A19A15输出OlOIl时译码电路产生一个有效的片选信号。这个片选信号将占有主存从58000H到5FFFFH的物理地址范围，共有32KB容量。24 .假设某8253的CLKO接1.5MHz的时钟，欲使OUTO产生频率为300kHz的方波信号，则8253的计数值应为5,应选用的工作方式是3o32 .在8086CPlJ中，由于BlU和EU分开，所以取指令和执行指令可以重叠操作，提高了CPU的利用率。（此处填空无顺序要求）33 .串行通信中有两种基本的通信方式：即同步通信和异步通信o34 .为了保存动态RAM的信息，每隔一段时间需对其进行一刷新。37 .段地址为A382H,偏移地址为1234H,则对应的物理地址为_A4A54H_。38 .8255A工作于方式0,微处理器可以采用无条件传输和查询传输的传输方式。（此处填空无顺序要求）39,将模拟电压转换为数字量的过程称为A/D转换，将数字量转换成一模拟量的器件叫做D/A转换器。40 .可编程定时器/计数器8253A有3个16位计数通道，每个计数通道中各有3条信号线，即：Gate、_CLK_和_0UT_。（此处填空无顺序要求）41 .8255有两类控制字，它们分别是（方式选择控制字）和C端口的按位置"置0控制字44 .8088的ALE引脚的作用是锁存总线上出现的地址信息。45 .已知当前CS=2020H,那么该代码段的首地址为20200H。46 .一片8253芯片将占用4个I/O端口地址，其内含有_3个独立的计数/定时器，每个计数/定时器均为16位。47 .响应中断后，CPU采用（堆栈）指令来保护现场，用（CLD指令来将中断允许标志位IF置048 .若使用8253定时，CLK的频率为2MHz,那么一个计数器的最大定时时间为65536*0.5us=32768us_）49 .CPU和外设之间传输数据的方式包括（程序方式）（中断方式）和（DMA方式）三种。51 .8086/8088CPU的数据线和地址线是以分时复用方式轮流使用的。52 .CPU中的总线接口部件BiU,根据执行部件EU的要求，完成CPU与存储器或I/O设备的数据传送。53 .8086中的BIU由4个16位段寄存器、一个161立指令指针、6.字节指令队列、_20位地址加法器和控制电路组成。54 .8086/8088构成的微机中，每个主存单元对应两种地址：段地址和偏移地址。55 .对于8259A的中断请求寄存器IRR,当某一个IRi端呈现1时，则表示该端有中断请求。56 .若8259A中ICW2的初始值为40H,则在中断响应周期数据总线上出现的与IR5对应的中断类型码为45Ho57 .在存储器的层次结构中,越远离CPU的存储器，其存取速度越慢存储容量越大价格越低一58 .存储器的存取速度可用.存取时间和存取周期.两个时间参数来衡量，其中后者比前者大。59 .中断返回指令IRET总是排在最后。6L8086CPU中的指令队列可存储6个字节的指令代码，当指令队列至少空出2个字节时，BlU单元便自动将指令取到指令队列中；8088CPU中的指令队列可存储4个字节的指令代码，当指令队列空出1个字节时，BnJ单元便自动将指令取到指令队列中。63 .用2KX8的SRAM芯片组成32KX16的存储器，共需SRAM芯片32片,在地址线中有11位参与片内寻址。64 .从CPU的NMl引脚引入的中断叫做不可屏蔽中断，它的响应不受IF标志位的影响。66.静态RAM的优点是只要电源不撤除，信息就不会丢失，但它的功耗较大，容量小，存取速度较快。69.若8086/8088CPU引脚状态是M/1（纭1,RD=1,WR=0,则此时执行的操作是存储器写。70 .一台8微机的地址总线为16条，其RAM存储器容量为16KB,首地址为2000H,且地址是连续的，则可用的最高地址是_5FFFH。71 .某中断类型号是20H,则中断向量地址是80Ho73 .某微机系统采用一块8253芯片，时钟频率为IMHz。若要求通道。工作于方式3,输出的方波周期为0.5ms,则时间常数应设定为500,通道控制字应设定为OOIlOI11B。74 .一个串行字符由一个起始位，7个数据位，一个奇偶效验位和一个停止位构成，若每秒传送240个字符，则数据传送的波特率是2400Bd,传送每位信息所占用的时间是0.417mso75 .异步串行通信工作方式下，一个串行字符由一个起始位，7个数据位II(HlI0,一个奇效验位和一个停止位构成，则先后发送该帧字符信息的数据位是0OlllOIl01o77. V1G信号在CPU访问存储器时为高电平，访问I/O端口时为低电平。78. 8086fiOUTDX,AL输出指令为端口寻址方式,当端口地址(DX)小于255可用直接寻址。79. 8086/8088CPU由EU和BIU两部分组成，8086CPU8088CPU的主要区别是外部数据总线8086是16位，8088是8位；BIU指令队列8086是6字节，8088是4字节。80. 8086CPU有20条地址线，可形成IM的存储器地址空间，地址范围为OOOOOH-FFFFFH；地址总线中16条可用于I/O寻址，形成64K的输入输出地址空间，地址范围为OOooHFFFFH°81. 中断类型号为24H的中断向量存放在000OH:009OH开始的存储单元。82、8086从功能上可分为两个部分，即：总线接口单元(BnJ)和执行单元(EU)<>83.8086/8088在最大工作模式中，8086/8088CPU不直接提供用于存储器或I/O读写的读写命令等控制信号。84、可编程计数/定时控制器8253具有3个计数通道；它有6种工作方式，其中工作方式3被称为方波发生器。85、三态输出电路可以有3种工作状态，即0、1和高阻态。86、8086的地址有20位,那么它的可寻址空间为1024K,其中每个段的最大长度为64Ko87、8086的输入/输出控制方式包括程序控制方式、中断控制方式、DMA控制方式和输入/输出处理机控制方式。88、8086微机系统中的一个中断向量占4个存储单元，假定某中断对应的中断向量存放在0000:0020H；那么该中断向量对应的中断类型号为OBII,若该向量对应的中断处理子程序放在0080：0402H开始的内存区域中，则按照地址由低到高的顺序写出其相应的存储单元的内容为02H、04H、80H、OOH89、8259A包括两种触发方式，即电平触发方式和脉冲触发方式；90、8086复位后如下寄存器的内容为：CS=FFFFH,IP=0000Ho93.CPU与外设接口通过数据总线传送状态信号与命令信号。95 .有地址重迭现象的译码方式为部分译码和线选法。96 .外设端口的编址方式有I/O端Fl独立编址和I/O端口与存储器统一编址。98. 8088/8086的AD7-ADO是地址数据复用引脚，在Tl时传送地址信号99. RS-232C是适用于一数据终端设备DTE和_数据通信设备DCE_间的接口。101、在8086/8088CPU中，由于BlU和EU分开，所以取指令和执行指令可以重叠操作，提高了CPU的工作效率；102、8086/8088的中断向量表位于内存的OOOoOIroo3FFH区域，它可以容纳一256个中断向量，每一个向量占4个字节；103 .微机系统中数据传送的控制方式有三种，其中程序控制的数据传送又分为无条件传送、查询传送和中断传送。104 .所谓“串行通信”是指数据是一位一位顺序传送的。在串行通信中有两种基本的通信方式：即异步通信(ASYNC)和同步通信(SYNC)。105 .当要进行一次DMA传送时，首先由外设向DMAC发DMA请求信号，DMAC收到此申请后向CPU发总线请求信号。若CPU响应此请求则发总线响应给DMAaDMAC接管总线后开始工作。106 .总线可分为内总线和外总线，其中内总线举例有：STD总线、PC总线；外总线举例有：RS-232C、IEEE488。107 .数据总线用来在CPU与内存储器或I/O设备之间交换信息，地址总线由CPU发出，用来确定CPU要访问的内存单元或I/O端口的地址。112.图1中的一个共阴极数码管通过8255A和系统ISA总线相连，请完成下列程序段，使该数码管稳定显示“8"(字型编码为7FID。2I8H21BH 选中'Y同向放大器P%Wr而PBQ82C55CSA图1MOVDX,(6)MOVAL,(7)OUTDX,AL：初始化82C55MOVDX,(8)MOVAL,(9)(10)；数码管稳定显示“8”答案：06.21BH07.80H08.219H09.7FH10.OUTDX,AL113.8086CPU有20条地址线,可形成IM的存储器地址空间,地址范围为OOOOOHFFFFFHo114.中断类型号为24H的中断向量存放在0000H:0090H开始的存储单元。115.一台微机的地址总线为16条，其RAM存储器容量为16KB,首地址为2000H,且地址是连续的，则可用的最高地址是001111111/5FFFH。117、8086CPU的BRJ进入空闲状态时，意味着BIU不进行任何取指令操作和读写存储器与I/O口操作。118.若8086CPU引脚状态是M/1(>=1,KD=1,WR=0,则此时执行的操作是存储器写。119 .某微机系统采用一块8253芯片，时钟频率为IMHz。若要求通道。工作于方式3,输出的方波周期为05ms,则时间常数应设定为500,通道控制字应设定为OOIlOIIIB。120 .一个串行字符由一个起始位，7个数据位，一个奇偶效验位和一个停止位构成，若每秒传送240个字符，则数据传送的波特率是2400Bd,传送每位信息所占用的时间是0.417mso121. 异步串行通信工作方式下，一个串行字符由一个起始位，7个数据位IlOIIl0,一个奇效验位和一个停止位构成，则先后发送该帧字符信息的数据位是0OlllOll01。122. 8086系统中必须用地址锁存器的原因是地址/数据，地址/状态信号分时复用：在最小模式下，CPU与其连接的信号主要有地址锁存信号ALE与地址信号。123. 8086CPU的结构按功能分为两大部分，分别为BIU和EU；这样设计的好处是取指令和读写内存操作数与执行指令可以并行工作，从而提高了CPU的利用率。124. 8086CPU的READY信号是存储器与I/O口数据准备就绪信号，若检测该信号为低电平则表示存储器或I/O口的数据未准备就绪，需延长总线周期，加入Tn状态。-126.8086CPU在最大模式下，系统中必须使用总线控制器的原因是对状态信号S2S0进行译码以产生各种控制信号；而在最小模式下，系统不使用总线控制器的原因是各种控制信号都由CPU自己产生。128. 8086CPU在响应INTR信号的中断时，向其发送2个INTA周期；在第2个INTA周期，中断控制器8259A把对应的中断类型号发送到数据总线上。129. CPU与I/O接口之间传送数据的方式有4种，分别为无条件传送、程序查询传送、程序中断传送和DMA传送。130. I/O端口的编址方式有两种，分别为与存储器统一编址和I/O独立编址方式；8086CPU寻址I/O端口地址空间最大范围为64K字节。131. 模拟量转换成数据量,通常要经历采样、量化和编码三个步骤。134.8253引脚中TR表示写信号，-CS表示片选信号，GATM2表示门控信号OUTg表示计数输出端信号。141.当INTEL8086工作在最大模式时，需要8288芯片提供总线控制信号。143.8086/8088微处理器被设计为两个独立的功能部件：EU和BIUo146 .在微机系统中，主存储器（通常又称为内存）用来存放程序和数据。辅存储器（又称外存）用来存放程序。147 .静态RAM的优点是只要电源不撤除，信息就不会丢失，但它的功耗较大，容量小，存取速度快。148 .微机系统中数据传送的控制方式有三种，其中程序控制的数据传送又分为无条件传送、查询传送和中断传送。149 .所谓“串行通信”是指数据是一位一位顺序传送的。在串行通信中有两种基本的通信方式：即异步通信(ASYNC)和同步通信(SYNC)。151 .总线有三类：片总线，例如：各类微处理器的引脚信号：内总线，例如：STD总线、Pe总线外总线；外总线，例如：RS-232C、IEEE488o152 .中断向量是中断服务程序的入口地址，每个中断向量占4字节。INTEL8086中将对应256类中断的中断向量组成一张中断向量表，占据内存从00000到003FFH区间。154 .在计算机控制系统中，传感器功能是把非电量的模拟量(如温度、压力等)转换成电压或电流信号155 .数据总线用来在CPU与内存储器之间交换信息，地址总线由CPU发出，用来确定CPU要访问的内存单元(或I/O端口)的地址。161 .在冯.诺依曼计算机中，指令和数据以二进制的形式表示，计算机按照存储程序、程序控制执行的方式进行工作。163.8086CPU最小模式基本总线读操作包括4个时钟周期，当存储器或I/O速度较慢时，则需要插入等待周期。167.当前微机的存储系统分为三级，即CaChe、主存和外存。