射频电路设计要点.docx

射频电路设计要点目录1.射频电路中元器件封装的注意事项1?电路板的叠构(PCBStackUp)2?阻抗控制3?射频元器件的摆放3?射频走线应该注意的问题4?过孔的放置4?射频电路电源设计注意事项5?射频PCB设计的EMC规范8?层分布8?接地9?屏蔽9?屏蔽材料和方法10?屏蔽罩设计11?金属屏蔽腔的基本结构11?金属醉蔽腔对PCB布局的工艺要求11?射频走线与地13?设计CheCkliSt16?布局注意事项21?布线注意事项23?接地处理241 .射频电路中元器件封装的注意事项成功的RF设计必须仔细注意整个设计过程中每个步骤及每个细节，这意味着必须在设计开始阶段就要进行彻底的、仔细的规划，并对每个设计步骤的进展进行全面持续的评估。而这种细致的设计技巧正是国内大多数电子企业文化所欠缺的。近几年来，由于蓝牙设备、无线局域网络(WLAN)设备，和移动电话的需求与成长，促使业者越来越关注RF电路设计的技巧。从过去到现在，RF电路板设计如同电磁干扰(EMI)问题一样，一直是工程师们最难掌控的部份，甚至是梦魇。若想要一次就设计成功，必须事先仔细规划和注重细节才能奏效。射频(RF)电路板设计由于在理论上还有很多不确定性，因此常被形容为一种黑色艺术(blackart)o但这只是一种以偏盖全的观点，RF电路板设计还是有许多可以遵循的法则。不过，在实际设计时，真正实用的技巧是当这些法则因各种限制而无法实施时，如何对它们进行折衷处理。重要的RF设计课题包括：阻抗和阻抗匹配、绝缘层材料和层叠板、波长和谐波等。该视频是描述了射频电路中，新建电路元器件封装大小的注意事项。在WiFi产品的开发过程中，射频电路的布线(RFCircuitLayoUtGUide)是极为关键的一个过程。很多时候，我们可能在原理上已经设计的很完善，但是在实际的制板，上件过后发现很不理想，实际上这些都是布线(LayOUt)做的不够完善的原因。本文将以一个无线网卡的布线实例及本人的一点工作经验为大家讲解一下射频电路在布线中应该注意的一些问题。电路板的叠构(PCBStackUp)在进行布线之前，我们首先要确定电路板的叠构，就像盖房子要先有房子的墙壁。电路板的叠构的确定与电路设计的复杂度，电磁兼容的考虑等很多因素有关。下图给出了四层板,六层板和八层板的常用叠构方式。在无线网卡的PCB叠构中，基本上不会出现单面板的情况，所以本文也不会对单面板的情况加以讨论。两层板设计中应该注意的问题。在四层板的设计中，我们一般会将第二层作为完整的地平面，同时，也会把重要的信号线走在顶层(当然包括射频走线)，以便于很好的控制阻抗。在六层板或者更多层板的设计中,我们同样会将第二层作为完整的地平面，然后在顶层走最重要的信号线。PS：可以使用POlar计算单端阻抗与阻抗等，有些LayOUt软件自身就集成了阻抗计算器,如Allegroo阻抗控制在我们进行原理设计与仿真之后，在LayOUt中很值得注意的一件事情就是阻抗控制。众所周知，我们应该尽量保证走线的特征是50欧姆，这主要和线宽有关，在本实例中，是两层半，在Polar中采用SUrfaCeCOPlanarLine模型进行阻抗的计算，我们可以得到一组比较理想的值：Height（三）=39.6mitTrack(W)=30mitTrack(Wl)=30mitThickness=10Z=1.4mil,Separation(三)=7mitDielectric(Er)=4.2,对应的特征阻抗是52.14欧姆，符合要求。如下图中高亮的线就是这样的一条射频走线。射频元器件的摆放相信做过射频设计的人都应该知道，我们应该尽可能的使走线的长度较短，元器件摆放的越紧凑越好(特殊要求除外)，同时，也会尽可能的保证元器件的摆放对布线很有利(不要使走线绕来绕去的)。如下图，是射频功率放大器(PA,POWerAmPIifier)的周围器件的摆放，我们看到，元器件之间的距离很小。射频走线应该注意的问题如前所述，射频走线的长度要尽量短，线宽严格按照计算好的值去设定。在走线是尤其要注意的是，射频走线中不要有任何带有尖状的折点，在走线的转折处，最好要用弧线来实现，如下图其次，在多层板的走线中，有可能重要的射频线要产生不可避免的交叉，这时我们就要使用我们最不想使用的东西：过孔。这样，会有部分射频信号线走到底层甚至中间层，但无论是哪一层，射频走线一定会有参考平面，这时一个值得注意的问题就是不要跨层，或者说不要使地平面不连续。过孔的放置过孔的放置真的是一件比较复杂的事情，本文只讨论那种接地的过孔。首先，射频走线的旁边的地线最好能通过过孔打穿，接到底层或者中间层的地平面上，这样可以是任何干扰信号或者辐射有最短的到地的通路，但是，过孔与射频信号线的距离又不能太近，否则会严重影响射频信号质量，在实际的设计过程中可灵活把握，如下图，我们看到，高亮的信号线两层分布着很多过孔。其次，在面积较大的地平面处，我们通常会放置很多的过孔用于连接不同层的地。这在射频电路的布线中，要注意的就是大过孔要没有规律的打，最好能弄成菱形的，这样可以最大限度的抑制各种干扰。射频电路电源设计注意事项(1)电源线是EMl出入电路的重要途径。通过电源线，外界的干扰可以传入内部电路，影响RF电路指标。为了减少电磁辐射和耦合，要求De-DC模块的一次侧、二次侧、负载侧环路面积最小。电源电路不管形式有多复杂，其大电流环路都要尽可能小。电源线和地线总是要很近放置。(2)如果电路中使用了开关电源，开关电源的外围器件布局要符合各功率回流路径最短的原则。滤波电容要靠近开关电源相关引脚。使用共模电感，靠近开关电源模块。(3)单板上长距离的电源线不能同时接近或穿过级联放大器(增益大于45dB)的输出和输入端附近。避免电源线成为RF信号传输途径，可能引起自激或降低扇区隔离度。长距离电源线的两端都需要加上高频滤波电容，甚至中间也加高频滤波电容。(4)RFPCB的电源入口处组合并联三个滤波电容，利用这三种电容的各自优点分别滤除电源线上的低、中、高频。例如：IOuf,0.1uf,100pfo并且按照从大到小的顺序依次靠近电源的输入管脚。(5)用同一组电源给小信号级联放大器馈电，应当先从末级开始，依次向前级供电，使末级电路产生的EMl对前级的影响较小。且每一级的电源滤波至少有两个电容：0.1uf,100pfo当信号频率高于IGHz时，要增加IOPf滤波电容。(6)常用到小功率电子滤波器，滤波电容要靠近三极管管脚，高频滤波电容更靠近管脚。三极管选用截止频率较低的。如果电子滤波器中的三极管是高频管，工作在放大区，外围器件布局又不合理，在电源输出端很容易产生高频振荡。线性稳压模块也可能存在同样的问题,原因是芯片内存在反馈回路，且内部三极管工作在放大区。在布局时要求高频滤波电容靠近管脚，减小分布电感，破坏振荡条件。(7)PCB的POWER部分的铜箔尺寸符合其流过的最大电流，并考虑余量(一般参考为lA/mm线宽(8)电源线的输入输出不能交叉。(9)注意电源退耦、滤波，防止不同单元通过电源线产生干扰，电源布线时电源线之间应相互隔离。电源线与其它强干扰线(如CLK)用地线隔离。(10)小信号放大器的电源布线需要地铜皮及接地过孔隔离，避免其它EMl干扰窜入，进而恶化本级信号质量。(11)不同电源层在空间上要避免重叠。主要是为了减少不同电源之间的干扰，特别是一些电压相差很大的电源之间，电源平面的重叠问题一定要设法避免，难以避免时可考虑中间隔地层。(12)PCB板层分配便于简化后续的布线处理，对于一个四层PCB板(WLAN中常用的电路板)，在大多数应用中用电路板的顶层放置元器件和RF引线，第二层作为系统地，电源部分放置在第三层，任何信号线都可以分布在第四层。第二层采用连续的地平面布局对于建立阻抗受控的RF信号通路非常必要，它还便于获得尽可能短的地环路，为第一层和第三层提供高度的电气隔离，使得两层之间的耦合最小。当然，也可以采用其它板层定义的方式(特别是在电路板具有不同的层数时)，但上述结构是经过验证的一个成功范例。电春Sll与獴车(13)大面积的电源层能够使VCC布线变得轻松，但是，这种结构常常是引发系统性能恶化的导火索，在一个较大平面上把所有电源引线接在一起将无法避免引脚之间的噪声传输。反之，如果使用星型拓扑则会减轻不同电源引脚之间的耦合。上图给出了星型连接的VCC布线方案，该图取自MAX2826IEEE802.11ag收发器的评估板。图中建立了一个主VCC节点，从该点引出不同分支的电源线，为RFlC的电源引脚供电。每个电源引脚使用独立的引线在引脚之间提供了空间上的隔离，有利于减小它们之间的耦合。另外，每条引线还具有一定的寄生电感，这恰好是我们所希望的，它有助于滤除电源线上的高频噪声。使用星型拓扑VCC引线时，还有必要采取适当的电源去耦，而去耦电容存在一定的寄生电感。事实上，电容等效为一个串联的RLC电路，电容在低频段起主导作用，但在自激振荡频率(SRF)：之后，电容的阻抗将呈现出电感性。由此可见，电容器只是在频率接近或低于其SRF时才具有去耦作用，在这些频点电容表现为低阻。<<S11与务车给出了不同容值下的典型SlI参数，从这些曲线可以清楚地看到SRF,还可以看出电容越大，在较低频率处所提供的去耦性能越好（所呈现的阻抗越低）。在VeC星型拓扑的主节点处最好放置一个大容量的电容器，如2.2F.该电容具有较低的SRF,对于消除低频噪声、建立稳定的直流电压很有效。IC的每个电源引脚需要一个低容量的电容器（如IonF）,用来滤除可能耦合到电源线上的高频噪声。对于那些为噪声敏感电路供电的电源引脚，可能需要外接两个旁路电容。例如：用一个IoPF电容与一个IOnF电容并联提供旁路，可以提供更宽频率范围的去耦，尽量消除噪声对电源电压的影响。每个电源引脚都需要认真检验，以确定需要多大的去耦电容以及实际电路在哪些频点容易受到噪声的干扰。良好的电源去耦技术与严谨的PCB布局、VCC引线（星型拓扑）相结合，能够为任何RF系统设计奠定稳固的基础。尽管实际设计中还会存在降低系统性能指标的其它因素，但是，拥有一个“无噪声”的电源是优化系统性能的基本要素.?.射频PCB设计的EMC规范?.1.层分布1.1 双面板，顶层为信号层，底面为地平面。1.2 四层板，顶层为信号层，第二层为地平面，第三层走电源、控制线。特殊情况下（如射频信号线要穿过屏蔽壁），在第三层要走一些射频信号线。每层均要求大面积敷地。1.3 四层板，顶层为信号层，第二层为地平面，第三层走电源、控制线。特殊情况下（如射频信号线要穿过屏蔽壁），在第三层要走一些射频信号线。每层均要求大面积敷地。?.2.接地2.1 大面积接地为减少地平面的阻抗，达到良好的接地效果，建议遵守以下要求：a）射频PCB的接地要求大面积接地；b）在微带印制电路中，底面为接地面，必须确保光滑平整；C）要将地的接触面镀金或镀银，导电良好，以降低地线最抗；d）使用紧固螺钉，使其与屏蔽腔体紧密结合，紧固螺钉的间距小于入/20（依具体情况而定）。2.2 分组就近接地按照电路的结构分布和电流的大小将整个电路分为成相对独立的几组，各组电路就近接地形成回路，要调整各组内高频滤波电容方向，缩小电源回路。注意接地线要短而直，禁止交叉重叠，减少公共地阻抗所产生的干扰。2.3 射频器件的接地表面贴射频器件和滤波电容需要接地时，为减少器件接地电感，要求:a）至少要有2根线接铺地铜箔；b）用至少2个金属化过孔在器件管脚旁就近接地。C）增大过孔孔径和并联若干过孔。d）有些元件的底部是接地的金属壳，要在元件的投影区内加一些接地孔，表面层不得布线。2.4 微带电路的接地微带印制电路的终端单一接地孔直径必须大于微带线宽，或采用终端大量成排密布小孔的方式接地。2.5 接地工艺性要求a）在工艺允许的前提下，可缩短焊盘与过孔之间的距离；b）在工艺允许的前提下，接地的大焊盘可直接盖在至少6个接地过孔上（具体数量因焊盘大小而异）；C）接地线需要走一定的距离时，应缩短走线长度，禁止超过入/20,以防止天线效应导致信号辐射；d）除特殊用途外，不得有孤立铜箔，铜箔上一定要加地线过孔；e）禁止地线铜箔上伸出终端开路的线头。?.3.屏蔽3.1 射频信号可以在空气介质中辐射。空间距离越大，工作频率越低，输入输出端的寄生耦合就越小，隔离度则越大。PCB典型的空间隔离度约为50dB.3.2 敏感电路和强烈辐射源电路要加屏蔽，但如果设计加工有难度时（如空间或成本限制等），可不加，但要做试验最终决定。这些电路有：a）接收电路前端是敏感电路，信号很小，要采用屏蔽。b）对射频单元和中频单元须加屏蔽。接收通道中频信号会对射频信号产生较大干扰，反之，发射通道的射频信号对中频信号也会造成辐射干扰。C）振荡电路：强烈辐射源，对本振源要单独屏蔽，由于本振电平较高，对其他单元形成较大的辐射干扰。d）功放及天馈电路：强烈辐射源，信号很强，要屏蔽。e）数字信号处理电路：强烈辐射源，高速数字信号的陡峭的上下沿会对模拟的射频信号产生干扰。f）级联放大电路：总增益可能会超过输出到输入端的空间隔离度，这样就满足了振荡条件之一，电路可能自激。如果腔体内的电路同频增益超过30-50dB,必须在PCB板上焊接或安装金属屏蔽板，增加隔离度。实际设计时要综合考虑频率、功率、增益情况决定是否加屏蔽板。g）级联的滤波、开关、衰减电路：在同一个屏蔽腔内，级联滤波电路的带外衰减、级联开关电路的隔离度、级联衰减电路的衰减量必须小于3050dB0如果超过这个值，必须在PCB板上焊接或安装金属屏蔽板，增加隔离度。实际设计时要综合考虑频率、功率、增益情况决定是否加屏蔽板。h）收发单元混排时应屏蔽。i）数模混排时，对时钟线要包地铜皮隔离或屏蔽。?.4.屏蔽材料和方法4.1 常用的屏蔽材料均为高导电性能材料，如铜板、铜箔、铝板、铝箔。钢板或金属镀层、导电涂层等。4.2 静电屏蔽主要用于防止静电场和恒定磁场的影响。应注意两个基本要点，即完善的屏蔽体和良好的接地性。4.3 电磁屏蔽主要用于防止交变磁场或交变电磁场的影响，要求屏蔽体具有良好的导电连续性，屏蔽体必须与电路接在共同的地参考平面上，要求PCB中屏蔽地与被屏蔽电路地要尽量的接近。4.4 对某些敏感电路，有强烈辐射源的电路可以设计一个在PCB上焊接的屏蔽腔，PCB在设计时要加上“过孔屏蔽墙”，就是在PCB上与屏蔽腔壁紧贴的部位加上接地的过孔。要求如下：a）有两排以上的过孔;b）两排过孔相互错开;C）同一排的过孔间距要小于20;d）接地的PCB铜箔与屏蔽腔壁压接的部位禁止有阻焊。4.5射频信号线在顶层穿过屏蔽壁时，要在屏蔽腔相应位置开一个槽门，门高大于0.5mm,门宽要保证安装屏蔽壁后信号线与屏蔽体间的距离大于1mm。?.5.屏蔽罩设计?.5.1.金属屏蔽腔的基本结构5.1.1 此类屏蔽罩被广泛使用，如图27。材料一般为薄的铝合金，制造工艺一般采用冲压折弯或压力铸造工艺，这种屏蔽罩有较多的螺钉孔，便于螺钉固定。部分需铝合金盖子和吸波材料增强屏蔽性能。射频PCB需装在屏蔽腔内，要选择合适的屏蔽腔尺寸，使其最低谐振频率远高于工作频率，最好10倍以上，详见附录G“金属屏蔽腔的尺寸设计”。5.1.2 屏蔽腔的高度一般为第一层介质厚度1520倍或以上，在屏蔽腔面积一定时，要提高屏蔽腔的最低谐振频率，需增加长宽比，避免正方形的腔体，如图。罩体罩体和螺丝孔屏蔽腔?.5.2.金属屏蔽腔对PCB布局的工艺要求5.2.1 屏蔽罩与PCB板接触的罩体设计时应考虑PCBbottom面的器件高度，特别是插件器件引脚伸出的高度。5.2.2 需考虑螺丝禁布区的大小，防止组装时损坏表层线路或器件。射频功放板由于结构尺寸的限制J,其单板尺寸相对较小，故一般要求螺钉安装空间(禁布区)至少在安装孔焊盘外侧。螺钉安装空间见表55.2.3 金属屏蔽罩自身成本和装配成本很贵，并且外形不规则的金属屏蔽罩在制造时很难保证高精度和高平整性，又使元器件布局受到一些限制；金属屏蔽罩不利于元器件更换和故障定位。5.2.4 尽可能保证屏蔽罩的完整非常重要，进入金属屏蔽罩的数字信号线应该尽可能走内层，RF信号线可以从金属屏蔽罩底部的小缺口和地缺口处的布线层上走出去，不过缺口处周围要尽可能地多布一些地，不同层上的地可通过多个过孔连在一起。525为保证装配和返修，金属屏蔽罩周围5mm范围内不能有超过其高度的器件，Chip小器件到屏蔽罩的距离应该2mm以上，其它器件距离要求3mm以上，并且放置朝向最好符合方便维修方向。5.2.6 金属屏蔽罩内部不能有超过其高度的器件，并且器件顶部到屏蔽罩面的距离要符合安全规范要求。5.2.7 需考虑SMA微带插座与PCB板接触时的高度匹配，否则焊接可靠性存在影响。如图29所示，设计时须考虑PCB板厚的公差(±10%),金属屏蔽腔的加工误差(±0.05mm).建议SMA微带插座与PCB板的高度间隙不超过0.5mm,插座与焊盘不允许有明显偏差。SMA微带插座与PCB连接砺.528由于功放板设计的特殊情况，容许2块单板之间信号穿过屏蔽罩，并用飞线连接,如图功放板板内信号用飞线连接'一刀/导豆?.射频走线与地举个例子来说吧。我们将对多层电路板进行射频线仿真，为了更好的做出对比，将仿真的PCB分为表层铺地前的和铺地后的两块板分别进行仿真对比;表层未铺地的PCB文件如下图1所示（两种线宽）：图la：线宽0.1016mm的射频线（表层铺地前）图1b：线宽0.35mm的射频线（表层铺地前）图1表层未铺过地的PCB首先将线宽不同的两块板（表层铺地前）由ALLEGRO导入SIWAVE,在目标线上加入50Q端口。针对不同线宽0.1016mm和0.35mm,我们的仿真结果如图2所示，图中显示的曲线是S21,仿真频率范围为800MHZlGHz。S-Parameter Magnitude Ptot 02Atest图2a：表层未铺地的S21（线宽0.1016mm）EHocmHod>eapS-Peram&ter MagndUde Plot fO2A图2b：表层未铺地的S21（线宽235mm） 图2表层未铺地的S21zM0d*sfH0d>s)8p由图中可以看到，在800MHZ-IGHZ的范围内，仿真的数据展示为小数点后一到两位的数量级，0.35mm的损耗要比0.1016mm的线小一个数量级，这是因为035mm的线宽在该板的层叠条件下其特征阻抗接近50。因此间接验证了我们所做的阻抗计算（用线宽约束）是有一定作用的。接下来我们做了表层铺地后的同样的仿真(800MHzlGHz),导入的PCB文件如图3°图3a：0.1016mm的射频线(表层铺地)图3b：0.35mm的射频线(表层铺地)图3表层铺过地后的PCB仿真结果如图4：图4a：表层铺地后的S21(0.1016mm)SfcPerameier Magnitude Plot ground2一 Op-zl>d*zluod>s)8pSPoremeiefMagnitudePkXground)0gII8OOtOS6O-O188*9，tlT>f-g tOKt)-9p=uod*zluod>s>p图4b：表层铺地后的S21(0.35mm)图4表层铺过地后的S21由图中看到，仿真的数据显示，该传输线的线损已经是l2dB的数量级了，当然0.35mm的损耗要明显小于(UoI6mm的。另外一个明显的现象是相对于未铺地的仿真结果，随着频率由800MHZ到IGHZ的增加，损耗趋大。我们可以从仿真的结果中得到这样一个结果：1.射频走线最好按50欧姆走，可以减小线损；2,表层的铺地事实上是将一部分RF信号能量耦合到了地上,造成了一定的损耗。因此PCB表层的铺地应该有所讲究。尽量远离RF线。工程经验是大于1.5倍的线宽。?.设计checklist大类小类编号要奉福述布局1ESD随狞元件直接放在三信号留泾上.2模块分腔屏蔽管理，己关注腔体且喈悟频支.3孱蔽地及内他角位篦151!是存庵.布饯.信号过孔暴市区.4匹配元件靠近相关的RF差=端口在身5已考否热设计.保证热量本集中.散热容易.6RF壬信号流一字指局,如果受空屈限制不能一字布同町,可以采用L形布息,慎用U形布局。7比桀庆电型的不号必岌要，早证柜算电额的运力法相互垂直,有印制法美电«（ltcc三）如做不到迸力线唱互垂应该远意反IL8分立元件构成町组合后珞，不破其它元件或传城法扛或，例近电阻直莅器的三个电阻布号互相嘉亘.墟法器电路要一35布局并且不能裱其它传或浅打乱9高中隹殡组合滤波,稳塞小容量毒5电容鬃靠工器心音脚.1OPCBfI灯数量和布局合理.11功放PCB开窗存合考虑了安装余量和电气性能.12功放可变电容、用直电容位置己按原理图设计者要求石局C13元件离孱蔽壁间更存合要求,%«?«».14射频PCB的蛭入插出和其它部分*率口是否满足设讦要求.15在正鬻工作或麓试环境下，没有StUbe17数字忑片PWMjl制如出流的RC建波电跆.放在数字芯片!18腔内可去甯益塞：240dB级联放大电法需进行了分腔，更如:冷收通道匕霜益一舲会很大.更要进行分腔19圾联蓑发电SS匕衰减量大于40dB七电路需正行分腔，2O9M.反电«带外三MHnff关电BHfiIWakMOcWKm£腔21纪疹运源的分函一段按W就近供用的原工.以免相丘之闾H生干扰.同盯,在不同芯片共用同一个电源芯片时,要注意芯片之间是否会通过电Jl产生干扰.22电源七军放位置是否会适，要界在瑜入成土电源浅不能交叉至浅距毫星短23电源工人口的声波电容是否靠近些人曾窸并且乐英从大至小的席序琲歹k容,直最小工毛容屋靠亘电源M或入者本.24器件DATASHEET上专柜琮要求的布局是若Si足工二刘翔宇堂布线1布RF送器要迸行控制走杀殂抗，后它们右每，呆可髭直覆,这柱可以减小我性和不期望而到的璃合.2微帝戌下方需要连续的班,同枉英,帝次送上方和下方也需要连埃匕培：地平面K仪理供需要的叵珞,还可以将信号索其它信号县原雁：3长的.没有屏蔽扪走魂.如RF貌覆的连线”用语我送,这任利于使用固有箝孱蔽.4差免在内层和外县多次来叵走浅：5当RPI号法在K而层之宜IT渡町.0孔«要远离潜在的干扰电路.走续及过孔比如数字控制法灯钟、生理等）：费保射发过孔和干扰路径之司铺地芦尤地过孔,起用离作用。6打怙戌.控制或之间的爱芭毒湎足3W原葩,如果空司式咨.M量E开城间柜姿，7走法要录短,不能闭环不能有正角和直角，8制S表面以下不能有过孔和走版朝、PH津波Ii件.vco.wim感下表面不醍走戌.9疼:.信会三三字信号.三号菱三三军管号三姿信号与其空三弓信号号要分层（好有地隔离）或相距皎远走（£如祟分层相邻JS的钱与线之尚不能衿6走浅.好垂直走残.如果G存分层残间H歪塞是要满足隔离度的要求,至少满足法距大于3W。1O的蒙敦感信号不能靠近覆IMl值号.11差分信号关零二称走浅浅长相差不能袈过IOomil差分法有司的间W零赤足3W规见.12磁人境J阻抗不是50g的器硝人斑二阻抗笠寄方足阻抗三配要衣.13在原理33中，育特殊要求的阻抗送Wsi足漂圣S3的设计要求.14不亏单元电源注右娃时.电源法N间雪相立原馨.以免各单元电星通辽电源相立干扰.15不同电源层在至用上不能重叠.F要重叠需要有姓隹隋高，16电澹的至浅浅塞要满足电流的通沈*要求.（一般考力1AZmm疑宽）17RF信号石浅匿望知果存在其它RF信号浅在两者N屈春辅地再支，X电过孔.18电源*导线BHM线在Jam授孔方符合通二电浣的要求（1AO.3mm?L）e19RF看号布线周军如果有在其它K电关的非RF信号（JZ工珞电电浅）,已两者之旬Jlsl地翎皮.并打地过孔.2O小信号放大器灯电源右送与要地名皮及接坨过孔隋堇避免其NEMl千疣重入.进而署化本级信号由量e21接地堤要短而直，减少分桁电感,双小公共地阻抗所产生的d优邨5导室22RF主信号路径上七堂用器心句电源笫凌月容雪毒至蜘方专小器件击坨电期,要求就近爰地.23莺些元件力底部是醴地的金慝壳,要在元件的投影区内加一些接地孔投影又内无表面层K易右信号或句过孔；24接地线H要走一定的距离时应加粗走线线SL三走线长度，禁止搭近和超过1/4导引波长,以防止天戌效应导致信号Il射；25除特殊月途外，K得有孤立到反.镉反上一定要KR浅过五.26对某假假圈电ML有强烈H射源的电悬分器放在孱Il腔内.装配时孱皿压在PCB表面.PCB在设计时要K上工孔孱蔽墙”,就是在PCB上与屏蔽腔壁塞咫的部位加上接地的:工孔。要有芭排以上的过孔.两排过头柜互错开，河一排的C孔司距在IoOmik左右.27一婆RFIf件封装A小，SMD煤盘宽度可IS小至12m沁,而RFfll号送交可能达50mik以上要用笔交比,禁止浅宽突变.引过渡郢分的线不宜太长.28当50帝武上有大谭鱼时大爆量相刍于分存电容,啜坏了微带线的特性阻抗连渎性.零朽焊盘下方的地二有挖空,采减小煌至切分布生容.并通过家件仿真.兵证阻抗为50欧姆C29过孔星引SfiRF遇遒上阻扰不连馔性的要因素之一,如果信号频量大于1GHz.就要考J二影三具体情况事用HFSS和OPtimetriC进行f仿真减率源模块1数据口就、使能或不能在数字频主合成器芯片.具体、且忌.三三a.m.电源槿块等Ii件底部裳H后走境.2须综匕至淳戌要二其他干交信号迸行厚苓，以免费期总转工相位噪声右二条阪35路唐注If的布屋同层布Jl.并且妲力紧点Il近相关的律浓曾影.M技SfKX表1左能走线.4VCO七名源和控考与伍.要W二其它干比信号迸行号堇：5VCO和交方下面不能走法.6*SKKS.的性便能信号之间的更选要Si足至少3WB：间距.5£累分昙右浅不能平行重叠走浅，考模参源块1参考席三一受考分信号.星认口频在二=M三孑一是要吏K能亡其之电路影刷.2款据汜料使鸵信号N耳如距著要看足至少3W的间距.如果分嬖右浅.K要平行重叠专注。4VCO的电算和拄能电压,要先其它干扰信号造行再者.5兮房立城之电差要租其它zI号迸行R5套.LNA模块1LNA的破人信号凄要越短越好.减小好,塔季基笈通道劣灵量度。2LNA的口配电路要靠近相应吃笞脚放置.3IMB解的ESD防护电路,一定要放在射顼信号的主干线LL”许空护等系信放器块小号大模1小信号玄H差匕电源和送毒妻圮再皮及接地过孔石鎏避免其WEMl千犹重入,史无孑化本级信号考量.2片放大H电霎的烧盘也好放在RF值号庄上，如果空间量生IS可通过12miM电送与RF信号送相叁.3当同一电源给两级放大器可门0电时,电源要从后吸向前级供电d免末吸放天生至登:用前级。4小信号表大器的电源地叵法要小,电容接地要声下直,减小公共处阻抗所产生的干法.派波器模1冰波M鲂1配元件要IlW相立匕告煤.2当滤遁的工人痂出售18为大爆盘的,为了保证用抗的连康性,暮夏梅具下面的罢后交,需通过仿真玄咛计算具笈的组抗值.3当痣波器三壬是全层外壳三至括任相连,器件无元仁亘投影区是茎右区，不能在主帝或切过孔.««混胃1要注享其妾器H外匿器已应说按理DATASHEET的要求布局，2对于集成双平密混频H匏无电室和隋专至里一定要近点.并且香放.3对于集成双三翥混频器©茗可感的接地必须充分,尽量?三附E多打电孔。4对于集成衢漫顿器芭个捏流电感要角洋77多三行放置集成VJM器11/Q是芯兄差分线对.这芭工差分就对向上司运行是3W规则.广目U旬要加地孔R老.2【/Q分别是两对密分送对.这两两型分线要开行走戌.不能交叉圭送3两汨整分或送长怕差不装差式IoOmi11/我领呈皇4差分送走无二孔不能超过4个.电源电路射频电源1电源或呈EMl出,电路上重要途径.以工学源或,外界的干扰可以畤入内部电注,能装RF乏W搐咏.为了熹少电去建虹和耦合要KDCDC慢块H一次SL二7侧.共载傀球珞面生是小,电淳电珞万言形式有零复杂.M大电浣环密r耍尽可能小.2至板上长姮毫的后源法不要司打至15或穿近级库放大器（常苴大于45dB的蛹出和姐入襦的臣.亚免电源或成为RF值号传城途径,可能引起自激或工一震三三三妄C一至意=巨N二产户薮总要二二六-=W二=M三-闿也"高滤波电容.3RFPCB的至意入匚处组合方联三个滤技目容利用这三片军容望各自优三分双序除电子线上的任中.三S,例如：IOuf,0.1uf.100pf.并且按照从大到小吃牧序依次靠近电:源MSE人管涉，4弓同一毛学源给小信号级疑放大器情年.直三土=；=三T-供电使末吸电35K生的EMI有前端的据晒软小.且每一装打电网曲波至一肓两个电容:0.1uf.100pf.三信一塞言于IGHZ时.BttbQlOpftt波电容.5K局电源层在空间上要连史重叠，主要是为了减少不同电源之闫的干扰特规皇一些电任埠夔很大的电海之间,电源二三i的重要问案一定要设法理免迤U是免时W考虑U司骑地层.6电源表分身凄En制浅在层用踞凌的过孔数符合通过电沈的要求（1AO.3mm孔）.7PCB的PoWER部分的铜Sf尺寸整合其流过匕最大电流,并考虑W量（一股参考为lA/mm残宽）8电源浅的蛾入蝴之不能交叉.它安规1电源印剜身嫌在后旬接&：3孔或符S通过电五的要求（1AO.3JI）2PCB七PC）WER部分的铜宦尺寸百合其沈过匕聂大电沆,芬考虑会量（一股,考力2Amm俊宽）3至五上高混元器件切防护和热处会措或合理.：类似丈二烝器二差彘遑元SSy处理）4较大M限可抬及导空零笄件外壳与珀。,如DC/DC外壳、霁蔽盒：5皎大体积零纬的固定孔及安装;S的电空司渣却在印制板上七JC电W弯符合安员要求.如DC/DC外壳、屏硅盒67孱商管固定云,与其它接音件等音能量能睑互与危起电汪电极的电气闫淳W到安规要不：固这蟆钉及的片在印IW愎上爬年距会总台要求.-48悌入印制法位于重叠位置层间距毫浸有JsT0.1mm.8PCB年强部分的潼接HIr防止反瑙措施9DC/DC的喻入/输;三与支,不与DC/DC模塔在同一亶（贴装DCDC外,无台阶的DC/DC外夷会与印制建的电气闾球不终.禀至会依靠限煤制均淳）1O功成或出匚有佯步走珞，如环行SS等耳证K会过处丞弓笈过热互”烧事件11防雷击连辖器与与H放电笞及保护二极冒之三/右戌要尽*7,蒸帚陵域到礴距看要大于80mil以上.J'=?.布局注意事项（1）结构设计要求在PCB布局之前需要弄清楚产品的结构。结构需要在PCB板上体现出来。比如腔壳的外边厚度大小，中间隔腔的厚度大小，倒角半径大小和隔腔上的螺钉大小等等（换句话说,结构设计是根据完成后的PCB上所画的轮廓（结构部分）进行具体设计的）。一般情况，外边腔厚度为4mm；内腔宽度为3mm；点胶工艺的为2mm；倒角半径2.5mm。以PCB板的左下角为原点，隔腔需在栅格0.5的整数倍，最少需要做到栅格为0.1的整数倍。这样有利于结构加工商进行加工，误差控制比较精确些。当然，这需要根据客户的要求来设计。下图所示为PCB设计完成后的结构轮廓图：（2）布局要求布局优先对射频链路进行布局，然后对其它电路进行布局。A射频链路布局注意事项完全根据原理图的先后顺序（输入到输出，包括每个元件的先后位置和元件与元件之间的间距都有讲究的。有的元件与元件之间距离不宜过大，比如网。）进行布局，布局成“一”字形或者“L”形。在实际的射频链路布局中，因受产品的空间限制，不可能完全实现，这就迫使我们将布局成“U”形。布局成U形并不是不可以，但需要在中间加隔腔将其左右进行隔离，做好屏蔽。还有一种在横向也需要添加隔腔。即，用隔腔把一字形左右进行隔离。这主要是因为需要隔离部分非常敏感或易干扰其它电路；另外，还有一种可能就是一字形输入端到输出端这段电路的增益过大，也需要用隔腔将其分开（若增益过大，腔体太大，可能会引起自激。JoB芯片外围电路布局射频器件外围电路布局严格参照datasheet上面的要求进行布局，受空间限制可以进行调整；数字芯片外围电路布局就不多讲了。?.布线注意事项根据50欧姆阻抗线宽进行布线，尽量从焊盘中心出线，线成直线，尽量走在表层。在需要拐弯的地方做成45度角或圆弧走线，推荐在电容或电阻两边进行拐弯。如果遇到器件走线匹配要求的，请严格按照datasheet上面的参考值长度走线。比如，一个放大管与电容之间的走线长度（或电感之间的走线长度）要求等等。在进行PCB设计时，为了使高频电路板的设计更合理，抗干扰性能更好，应从以下几方面考虑（通用做法）：（1）合理选择层数在PCB设计中对高频电路板布线时，利用中间内层平面作为电源和地线层，可以起到屏蔽的作用，有效降低寄生电感、缩短信号线长度、降低信号间的交叉干扰。(2)走线方式走线必须按照45。角拐弯或圆弧拐弯，这样可以减小高频信号的发射和相互之间的耦合。(3)走线长度走线长度越短越好，两根线并行距离越短越好。(4)过孔数量过孔数量越少越好。(5)层间布线方向层间布线方向应该取垂直方向，就是顶层为水平方向，底层为垂直方向，这样可以减小信号间的干扰。(6)敷铜增加接地的敷铜可以减小信号间的干扰。(7)包地对重要的信号线进行包地处理，可以显著提高该信号的抗干扰能力，当然还可以对干扰源进行包地处理，使其不能干扰其他信号。(8)信号线信号走线不能环路，需要按照菊花链方式布线。?.接地处理(1)射频链路接地射频部分采用多点接地方式进行接地处理。射频链路铺铜间隙一般30mil到40mil用的比较多。两边都需要打接地孔，且间距尽量保持一致。射频通路上对地电容电阻的接地焊盘，尽量就近打接地孔。器件上的接地焊盘都需要打接地过孔