2023年VLSICAD复习提纲.docx

一、总论：Moore定律的含义？芯片集成度，每18个月翻一番 按电路规模，集成电路可分为SSIC,MSIC,LSIC,VLSI,ULSI,GLSI,RLSI；集成度由高到低 集成电路的分类：按电路用途，集成电路可分为通用IC和专用IC（ASIC）. 按电路性能，集成电路可分为数字ASIC和模拟ASIC按制造方法，集成电路可分为全定制ASlC半定制ASIC,可编程ASIC 集成电路的概念？（习题课有）集成电路：通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，依据肯定的电路互连，“集成”在一块半导体单晶片（如硅或碑化像）上，封装在一个外壳内，执行特定电路或系统功能（电路与外部的连接靠引脚完成） 集成电路设计的概念？（习题课有）集成电路设计：依据电路功能和性能的要求，在正确选择系统配置、电路形式、器件构造、工艺方案和设计规章的状况下，尽量减小芯片面积，降低设计本钱，缩短设计周期，以保证全局优化，设计出满足要求的集成电路. 集成电路设计的最终输出：掩膜幅员 集成电路的设计特点？（习题课有）（与分立器件相比）1、对设计正确性要求更严格；2、测试问题简单，需要有自检功能；3、幅员设计：布线、布局；4、分层分级设计和模块化设计什么是分层分级设计？（习题课有）将简单的集成电路的设计问题不断分解为简单性较低的电路设计级别，也就是说，能相当简洁地由这一级设计出的单元逐级组织起简单的系统。从设计层次和设计域表示分层分级设计思想？（习题课有）设计层次的名称和级别的凹凸。由低到高：电路级，规律级，RTL级，算法级，系统级VLSI不同设计领域的内容和意义？（习题课有）层次领域行为结构物理系统级行为、性能描述CPU、存储器、控制器等芯片、电路板、子系统算法级I/O算法硬件模块、数据结构部件间的物理连接RTL级状态表ALU、寄存器、MUX微存储器芯片、宏单元逻辑级布尔方程门、触发播单元布图电路级微分方程晶体管、电阳、电容管子布图表达VLSl的设计层次在不同设计领域的内容？（习题课有）行为域：设计主要考虑集成系统所要完成什么样的功能。构造域：设计的目的是完成电路的具体构造，即确定完成各功能的具体电路形式。几何域：将电路转换成物理的幅员，即用于进展VLSl生产制造所用的掩膜数据。集成电路（物理设计）的前端设计和后端设计？包括？（习题课有）前端设计：划分、布局设计、布局；后端设计：布线，提取与验证 VLSI的设计描述形式有几类？它们各自适用于那个范畴的设计描述？ VLSI典型的设计流程？并简洁加以说明。（习题课有）系统功能设计一规律和电路设计f幅员设计系统功能设计：目标：实现系统功能，满足根本性能要求（功能、性能、尺寸、功耗等）过程：功能块划分，RTL级描述，行为仿真规律和电路设计：确定满足规律或电路功能的规律或电路构造，输出一般为网表和规律图或电路图幅员设计：设计光刻用的掩膜幅员，IC设计的最终输出。 VLSI设计的正向设计和逆向设计？（习题课有）正向设计：从需求动身，以综合的方法从集成电路的高层走向低层，直至完成电路的幅员设计。进而逆向设计：以分析的方法，从低到高。即对实际芯片进展腐蚀、照相，并从得到的幅员对其进展规律提取,分析其功能和原理，以期符合原设计思想。 为什么集成电路设计离不开CAD?（习题课有）1、器件数量过于浩大，人工设计不行能；2、为了削减错误的发生；3、节约时间和本钱 ICCAD系统的作用？（习题课有）设计信息输入和数据治理；设计实现；设计验证二、VLSI设计方法：集成电路的设计方法有哪些？(习题课有)(1) 全定制设计方法(FilIlcustomdesignapproach)(2) 门阵列设计方法(gatearray(GA)designstyle)(3) 标准单元设计方法(Standardcell(SC)designmethod)(4) 积木块设计方法(BuildingBlockLayout(BBL)(5) 可编程规律器件设计方法(PrOgrammablelogicdevice(PLD)(6) 兼容设计方法(7) 各种设计方法的比较(8) 可测性设计技术 VLSI设计方法选取的主要依据？(习题课有)1、电路实现方法；2、设计本钱、时间等 VLSI设计方法中哪种设计方法自动化设计程度最高？哪种最低？最高：可编程规律器件；最低：全定制 构造化设计？(习题课有)即模块化的电路设计，将一个简单的整个系统分成可由数个独立的模块系统，然后再将这些子系统组合成一个完整的系统。 全定制电路的构造化设计特征？(习题课有)1、层次性；2、模块性；3、规章性；4、局部性；5、手工参与 符号式幅员(SymboliCIayolItaPProadI)设计的特点？棍图(反相器、二输入与非门符号式幅员：用一组事先定义好的符号来表示幅员中不同层版之间的信息，如棍图简述全定制设计方法和半定制设计方法，并对两者进展比较。(习题课有)全定制设计方法:对电路中直到包括幅员级在内的每个摸块都进展设计，在完成了全部的布局、布线及布图后的物理验证和防真后将幅员交给生产厂家去流片。用这种方法设计出来的芯片最节约面积，速度快、牢靠性高，但先期投资大时间长。半定制设计方法:它是在厂家预先设计并验证了的根本单元的根底上，再从事具体电路的设计。这些根本单元由一些根本门或其它功能性单元组成并已设计好幅员。再这些半成品的“母片”上进展设计，设计者不需要涉计单元内部器件之间的互连，而只要把这些根本单元进展合理的布局和互连线就可以了。由此可见，半定制设计方法是一种面对规律级的设计。这样，省去了很多与低层次的电路级和幅员级相关的工作，而将设计重点放在系统和功能设计和实现方面，因而设计周期和本钱比全定制方法大大削减，但这是以损失了局部设计的敏捷性和硅片的利用率为代价专用集成电路（ASIC）有哪些实现方法，各有什么特点（相对于通用IC）?实肪法：（1）、门阵列设计方法（GA）：半定制；（2）、标准单元设计方法（SC）:定制；（3）、积木块设计方法（BBL）:定制；（4）、可编程规律器件设计方法（PLD）特点：1、针对某一应用或某一客户的特别要求设计的集成电路。2、批量小、单片功能强：3、降低设计开发费用试述门阵列设计的根本构造特征和设计步骤。根本构造特征：每一芯片预先用一样的门或单元制造好，在外表有金属连线及引线孔什么是门阵列的母片？将晶体管作为最小单元重复排列组成根本阵列。通常包含以下几局部；（1）根本单元阵列；（2）电源线（VDD和VSS）的分布网；（3）I/O单元;（4）压点O什么是门阵列的根本构造单元？在门阵列母片中，一个根本单元是以三对或五对管子组成，根本单元的高度，宽度都相等，并按行排列举例说明门阵列的根本构造单元和根本电路单元的关系。门阵列根本构造单元由很多一样的根本电路单元组成；假定某数字系统含有PLA和其它大规模集成电路，选用哪种门阵列母片较为适宜？（习题课有）门海构造试对门阵列设计和标准单元设计的主要特征进展比较。标准单元模式的优点：（1）比门阵列更加敏捷的布图方式。（2）可以解决布通率问题，到达100%布通率。（3）“标准单元”预先存在单元库中，可以提高布图效率（芯片面积利用率高）。（4）标准单元设计模式，由于其自动化程度高、设计周期短、设计效率高。格外适用于ASlC的设计，是目前应用最广泛的设计方法之一。标准单元法缺点：单元库的开发原始投资大，工艺变，单元需修改；需全部制作工艺（掩模版），设计和制作周期都比门阵列长，本钱较高门阵列单元库中存放的信息？NOR3；电路图；规律图；幅员：孔、引线；扇入、扇出；门延迟时间门阵列设计过程（流程）？第一个过程是母片的制造，同时供给与之配套的单元库。其次个过程是依据用户所要实现的电路，完成母片上电路单元的布局及单元间连线。然后对这局部金属线及引线孔的图形进展制版、流片。标准单元的宽度和高度特点。布线通道是否可变，走线道单元？空单元？根本单元具有等高不等宽的构造，布线通道区没有宽度的限制，利于实现优化布线。同行或相邻行的单元相连可通过单元行的上、下通道完成。隔行单元之间的垂直方向互连在“标准单元”内部的走线道（feed-through）或在两单元间设置的“走线道单元”（feed-throughcell）或“空单元"（emptycell）进展。标准单元库描述形式主要有哪些？在什么设计阶段调用它们？规律符号（L为特征）：在规律图输入或电路描述文件时调用；拓扑幅员（0为特征）：在自动布局布线时调用；掩膜幅员（A为特征）：在由拓扑幅员转换成掩模板图时调用。标准单元根本排列形式？双边I/O、单边I/O、连线单元（单层布线中用得较多、跨单元连线） BBL单元可用那些设计方法设计？（习题课有）可以用GA、SC、PLD或全定制方法设计 FPGA器件在构造和编程方法上有何特点？i、集成度高，低功耗、使用敏捷，引脚数多（可多达100多条），可以实现更为简单的规律功能、不是与或构造，构造由以下3种类型的可构单元构成：可配置规律功能块（configurablelogicblock,CLB）排成阵列，功能块间为互连区，输入/输出功能块IOB8、可编程的内部连线：特别设计的通导晶体管和可编程的开关矩阵4、CLB.IOB的配置及内连编程通过存储器单元阵列实现 FPGA构造由哪些类型的可构单元构成？FPGA（现场可编程门阵列）的连线资源实现FPGA有哪几种方案？承受SRAM.承受EPROM.（3）承受反熔丝（Anti-fuse） PLD的编程方式？（习题课有）（1）熔丝编程双极PLDo（2）紫外线擦除电可编程EPLD,以浮栅MOS管为根底，编程数据可在紫外光下m1（3）电可擦除电可编程EEPLDo这类器件可重复写入或擦除。 阵列规律设计的主要优点？集成度高，低功耗、使用敏捷，引脚数多（可多达100多条），可以实现更为简单的规律功能 PLA（可编程规律阵列）根本构造（根本思想）？组合规律可以转换成与-或规律，由输入变量组成“与”矩阵，并将其输出馈入到“或”矩阵，通过对与或矩阵进展编程处理，得到所需要的规律功能。PROM、PLA、PAL、GAL的区分？器件名“与”矩阵“或”矩阵输出PROM固定可编PLA可编可编PAL可编固定I/O可编GAL可编固定宏单兀宏单元作用：使设计者能够转变PLD的输出构造PAL与GAL在编程方法上的不同？不同的设计模式的单元外形大小是否可变、单元的类型是否可变、单元的放置（排列）是否可变、连线是否可变、设计本钱凹凸、性能好坏、芯片面积、性能和掩膜制作方式、（习题课有）兼容设计方法的流程图？I功循划分IIII图设“方法注定I卜一BBi邱元、存储器、PlA设计功彷分析.性能臆W芯片平面布附i夙以功能块版国设外阳布线I*1版用检件验证图5.29餐客设计流程图设计方法与设计层次之间的关系（不同的设计方法是在哪一层级开头的）？设计方法(布图方法)的比较表一各种设计模式的幅员构造表二不同的设计模式的芯片面积、性能和掩膜制作设计模式设计模式全定制标准单元门阵列FPGA全定制标准单元门阵列FPGA单兀外无何变固定高度不变不变芯片面积小较小中等大单元类理!可变可变固定可编程芯片性能高较高中等低单元布局可变按行固定固定连线可变可变可变可编程制作掩膜全部全部金属连线及孔不需要三、规律综合：什么是数字电路的综合，有哪几种常见的综合形式，并对它们作一必较。综合(Synthesis)：依据约束条件，从抽象层次高的领域(级)到从抽象层次低的领域(级)的等价变换,变换的同时对描述进展优化常见综合形式：高级综合(High-IeVeISynthesis):行为领域的算法级描述到构造领域的RTL描述的变换；RTL综合(RTLsynthesis):行为领域的RTL描述到构造领域的RTL描述的变换；规律综合(IOgkSynthesis):行为领域的规律描述到构造领域的规律描述的变换；物理综合(PhySiCalsynthesis):构造领域的电路级到物理领域的掩膜的生成；规律综合？分哪些阶段？目标是？(习题课有)规律综合(IOgiCSynthesis):依据给定存放器传输级(RTL)硬件描述以及选定的器件，导出本钱尽可能低的门级构造的规律网络与工艺无关(TeChnOIogy-independent的阶段：承受布尔操作或代数操作技术来优化规律；(2)工艺映象(technologymapping)阶段：将工艺无关的描述转换成门级网表或PLD或FPGA的执行文件。规律综合的掩盖的概念？掩盖的立方体表示技术(真顶点集、假顶点集、无关项)。CoVer掩盖：Rewritesanodetoreducethenumberofliteralsinthenode.On-Set(真顶点集)：setofinputsforwhichoutput(function'svalue)is1;off-set(假顶点集):setofinputsforwhich(function'svalue)outputis0;don,t-care-set:setofinputsforwhichoutputisdon't-care(无关项).规律综合流程图的具体步骤和每一步的意义？(习题课有)RTL描述 设计者在高层用RTL结构对电路进行描述。 设计者的主要精力花在功能验证上，以保证所书写的RTL代码的功能正确性， 功能验证完毕，RrL代码就交给逻辑综合工具。翻译RrL描述被综合工具翻译成未优化的、中间过程的表达形式。这个过程称为翻译。匚翻译器翻译VerilOg描述中所采用的L操作符和属性，在翻译阶段，不考虑面积、时序、功耗等约束条件。在翻译阶段，逻辑综合工具仅对中间资源进行简单的分配。非优化的中间描述 翻译过程中的中间描述结果是非优化的，这些内部描述对于用户是不可见的。逻辑优化 对设辑结构进行优化，去除冗余逻辑。这步使用多种布尔逻料运算技术和逻辑优化算法,如RoBDD图技术、MmMo算法、立方体技术等等，这是逻辑综合中非常重要的步。工艺映射和优化 这一步中，逻辑综合工具使用工艺库中提供的单元代替前面的中间描述。设计被映射到特定的工艺库中。规律综合流程图？各部的相互联系？规律综合工具进展综合所需的（输入）条件（描述、约束和库）最优化的门级描述在工艺映射完成之后，就生成了以目标工艺库单元表示的优化门级网表。如果结果网表满足设计约束条件，则将被送至TSYC公司制作版图。寻求满足设计约束条件的网表是个反复迭代的过程。在这个过程中，常常需要重新修改RTL代码。TSMC公司根据网表进行布局布线，制作版图，再做时序检置，以验证电路是否满足时序要求。如果切正常，TSMC公司开始制作芯片。设计约束条件1）时序一电路必须满足时序的要求，由个内部的时钟分析程序检验时序是否正确;2）血积一最终版图的面积不应超过某个特定值；3）功耗一电路的功耗不应超过某个阅值设计约束条件（续）工作环境因素如输入输出延迟、驱动能力和带负载能力也会影响目标工艺的优化.为了保证在特定的环境下优化，环境数据必须输入到逻辑综合工具中.艺库工艺库包含了众多的库单元。标准单元库和.1：艺库是相互独立的，可以交互使用。在建单元库时，T§IC公司确定功能范围，然后提供库单元.库单元有基本逻辑门、加法器，ALI、选择器和触发器等单元.库单元的物理版图完成之后，每块单元的面积就可计算出来。同时需要对每个单元的时序和功耗特征进行建模，这个过程称为单元标准化。工艺库（续）最后，每个单元以逻辑综合工具能够理解的格式表示。单元描述应该包括如下信息：单元的功能，单元版图的面积，单元的时序信息，单元的功耗信息。这些单元的集合就是工艺库。逻辑综合工具利用这样的单元完成设计。工艺库中单元的好坏直接影响综合结果的好坏。如果工艺库中单元的选择受到限制，逻辑综合工具在对时序、面积和功耗进行优化时就同样受到限制。规律综合中工艺无关的优化（变换）主要任务?（习题课有）规律分解与重构和规律（最小化）优化technologymapping（映射）及流程（分解、模式匹配、掩盖）？（习题课有）映射：就是用指定库中的电路元件类型将布尔函数网络转换成门级网络。掩盖：把规律写成积国之和.（或）或和（或）之积（与）形式 工艺映像的树掩盖法？树掩盖方法：作为工艺映象问题的一种解决方法，是准最优的 工艺无关的优化中（规律化简、分解与重构），如何估量布尔网络的本钱？（习题课有）Areaestimatedbynumberofliterals（true（0）orcomplement（,）formsofvariables）;（eachliteralcorrespondstoatransistorifthefunctionsinthenetworkareimplementeddirectly）Delayestimatedbypath（路径）length（countingthenumberoffunctionsfromprimaryinputtoprimaryoutput）.四、VLSI系统综合（高层次综合：HighLevelSynthesis）重点章节 高层次综合？最终得到的硬件构造主要由哪几局部组成？每一局部又有什么构成的？（习题课有）高层次综合通常包括编译与转换、调度、安排、掌握器综合、结果的生成与反编译等局部。该构造通常由一个数据通路和一个掌握器构成。硬件资源包括功能单元、存储单元和数据传输的通路，使它们同时最小化。功能单元是数据通道中用于实现一种或多种操作类型的组合规律单元。存储单元中的使能输入与掌握相连，以掌握其读/写操作。互连资源包括连线、多路器和总线，其中的选择输入与掌握器相连，用于选择输入数据。 高级综合流程（包括哪些局部）的具体步骤和每一步的意义？（习题课有）高层次综合通常包括编译与转换、调度、安排、掌握器综合、结果的生成与反编译等局部。该构造通常由一个数据通路和一个掌握器构成。1通过编译与转换将HDL描述编译到一种中间格式。2调度是将操作赋给掌握步。一个掌握步是一个根本时序单位，在同步系统中，对应一个或几个时钟周期。调度的目的在于，在满足约束条件的状况下，将操作赋给各掌握步，以使得给定的目标函数最小。这个目标函数主要包括：所需掌握步数目、延迟、功耗、所需硬件资源。3安排是将操作和变量（或值）赋给相应的功能单元和存放器进展运算和存放。安排的目的在于，使所占用的硬件资源花费最少。4需要综合一个按调度要求驱动数据通道的掌握器。可以由一个掌握器来掌握整个数据通道，也可以对掌握功能进展划分，由多个掌握器掌握数据通道。 在高级综合中的设计本钱调度打算了时间本钱;确定（安排）打算了面积本钱 高层次综合的结果有哪些用途？（习题课有）高层次综合的结果将以规定的格式，作为有限状态机综合（或微代码优化）和规律综合的输入。 调度？安排？（1）、调度是将操作赋给掌握步。一个掌握步是一个根本时序单位，在同步系统中，对应一个或几个时钟周期。调度的目的在于，在满足约束条件的状况下，将操作赋给各掌握步，以使得给定的目标函数最小。（2）、安排是将操作和变量（或值）赋给相应的功能单元和存放器进展运算和存放。安排的目的在于，使所占用的硬件资源花费最少。如何理解调度与安排/确定之间的相互关系？（习题课有）调度和安排结果对最终设计的质量有很大影响，这两个过程有时同时进展，有时交替重复进展，其目的都是为了权衡考虑掌握步数与所需硬件数量，以及掌握步的长度。数据通道综合所用硬件资源有哪些？（习题课有）数据通道是由功能单元、存储单元和互连资源等三类硬件模块构成的互连网络，用于实现数据的传输。ASAP和ALAP?（习题课有）ASAP（尽早调度）给定功能单元的数目后，操作按掌握数据流图中的数据流关系和掌握流关系排序，每次取一个操作，放在尽可能早的时间步里ALAP（尽迟调度）与ASAP调度算法类似，只是对DFG进展反向的排序操作，将操作调度到尽可能迟的掌握步上五、幅员综合：物理综合？（习题课有）构造领域的电路级到物理领域的掩膜的生成；物理综合的输入？输出？（习题课有）输入：Anetlistofgates（orblocks）andtheirinterconnections输出：Ageometricallayoutofthenetlistwithinanareaconstraint幅员综合的流程图？具体步骤和每一步的意义？（习题课有）1、块布局2、总体布线就是从整个布线设计的全局动身将全部线网合理地安排到各布线通道中去，这一阶段仅仅确定线网各个局部属于哪个通道，但在通道中的具体位置并没有确定下来。3、具体布线：完成在每一个布线区的布线线段和通孔。幅员综合分几个阶段，请说明之。（习题课有）阶段1:块布局；阶段2：总体布线；阶段3：具体布线布局规划用的“根本单元”、“元件”或“块”有哪些？（习题课有）各种规律门、触发器、移位器、全加器等幅员布局规划的幅员可切割构造？为什么需要这种构造？不行切割构造，镶嵌构造及示意图（习题课有）P130布线通道的种类，区分？会画示意图。布线通道中轨道（track）,主干（trunk）,枝干（branch）,曲干或狗腿（dogleg）。局部通道密度，通道密度。衡量布局质量的标准？（习题课有）举例说明集成电路布线长度估算方法有那些？（习题课有）半周长方法全图法最小链方法源-终端连接方法Steiner树方法最小横越方法Manhattan（曼哈顿）距离最小链长度连线长度是14（单位）布局约束种类有哪些？（习题课有）1、Pre-placedconstraint2、RangeCOIIStraiIIt（区域约束）3xBoundaryconstraint4、AIignment（对准）5、AbUtmeIIt:（邻接）6、Clustering集成电路布线时主要考虑哪些因素？1端点数目（两端，多端网点）2网线宽度（如电源线和地线，信号线线网）3Viarestrictions4边界类型（规章的，不规章的）5布线层数的限制（2层，3层，多层）6线网类型的限制（关键线网，非关键线网） 集成电路布线时输入、输出、目标？输入：网表，关键线网的延迟，功能块的位置和引脚的位置输出，全部线网的几何幅员目标：总线长最短，通孔数最少，在不增加芯片面积的状况下完成全部互连 集成电路布图规划的根本含义（意义）。 集成电路的布局的根本含义（意义）。 布局（图）规划的模块与布局阶段的模块的区分 总体布线的根本含义及示意图（习题课有）总体布线就是从整个布线设计的全局动身将全部线网合理地安排到各布线通道中去，这一阶段仅仅确定线网各个局部属于哪个通道，但在通道中的具体位置并没有确定下来。P124 具体布线的根本含义及示意图（习题课有）具体布线：完成在每一个布线区的布线线段和通孔。P124 总体布线和具体布线的目的、差异。 总体布线的3个阶段？ 总体布线时的输入、输出和目标？ 具体布线时的输入、输出和目标？试对标准单元布局（PIaCemellt）方法（成对交换法PairWiSeinterchange）加以解释（说明）？试对门阵列布局方法二分法（bisecting）加以解释（说明）？ Kernighan-Lin划分algorithm?VLSI模拟退火技术的思想及与金属退火方法的类比。VLSI模拟退火技术金属退火方法布局模块的移动或布线的移动是为了找到本钱降低的情形开拓途径增加温度T是为了给原子运动的能量，为最终找到最正确位置制造条连线长度或面积大小金属原子的能量渐渐找到模块的最正确位置或连线/面;却最小只渐渐冷 Scanlinealgorithm? 理解left-edge（左边）algorithm的根本思想？（习题课有） 根本左边布线法、约束型左边布线法、无约束型左边布线法的根本思想和区分。 理解greedy贪欲）布线法的根本思想？（习题课有） Dogleg狗腿或曲干routingalgorithm的根本思想？ 1eft-edge（左边）布线方法与DOgleg1狗腿或曲干routingalgorithm的区分，加Dogleg狗腿或曲干的目的是什么？仅是为了解决垂直循环约束吗？对布线结果的影响，在布线图上的表达？。 Mazerouting（迷宫（或李（Lee）氏）布线法）的根本思想，根本过程，优缺点？（习题课有）迷宫（或李（Lee）氏）布线法是一种基于网格集中的方法，对两个端子之间的连接，从一端动身，在相邻网络搜寻，直到遇到另一端子或网格被堵塞。一种利用波传播原理依次向邻近点探究的一种广探方法饶障力量强，互连路径短，适应性好等特点缺点：占内存大，机时长。 不同布线方法的特点和差异。 线探法？ 自动步局为什么要分初始布局和改善布局，都有哪些常用算法。 试比较线探法和李氏算法的优缺点。 布线循环约束和垂直（对准产生）约束P127在不同的集成电路幅员设计方法中，用于布线的通道环境的差异（布线通道、布线轨道、开关矩阵，走线道）集成电路的设计输入方式有哪几种，各有什么特点？（习题课有）1、基于图形的原理图输入法；2、基于文字的硬件描述语言输入方法；3、其他一些关心方法，如波形输入法、状态图输入法等。i、基于图形的原理图输入法通过调用根本单元库中的元、器件，经编辑后画出想要设计的电路原理图，并输入计算机。该输入法比较直观、明白，适合交互式设计，原理图输入工具具有其他输入工具所不行替代的优点。在进展层次式设计时具有肯定的局限性，并需要丰富完善库支持。9、基于文字的硬件描述语言输入方法，支持多个设计层次的混合设计，特别适合从较高的设计层次上进展设计，具有条理清楚、保存和修改便利的特点。EDlF和CIF分别表示什么含义，各有什么功能？（习题课有）I、EDIF（electronicdesigninterchangeformat）是网表（描述电路各元件之间互连关系）输出的标准格式,它是美国电子工业学会EIA和美国国家标准学会ANSl所承受的标准。它以ASlCn字符为根底，是一种公开的、非专业的互换格式，可以向上兼容。功能：有了EDlF标准就可以有效的进展电子设计数据交换，从而保护了用户在设计工具，时间以及数据方面的投资。大多数原理图输入工具都能输出EDlF网表。2、CIF（Caltechintermediaformat）是掩模幅员最常用的格式，它是一种低层次描述IC掩模幅员几何图形的标准格式，根本的描述功能以命令形式消灭。主要包括矩形、多边形、圆形、线条图形符号调用、删除以及掩模层的说明、完毕、注释等命令。功能：将那些反复使用的一些子图形定义为图形符号，通过复调用这些图形符号，就可以完整地描述一个简单的电路幅员。CIF是在芯片设计师和芯片生产厂家之间沟通信息的一种中间格式。GDSII：二进制流，占空间少，但可读性差六、规律模拟： 规律模拟的根本概念？（习题课有） 规律模拟的主要作用（习题课有） 规律模拟的输入方法有哪些？ 规律模拟的主要环节.（习题课有） 按规律元件规模分类，规律模拟可分为？各种规律模拟的用途？ 什么是规律功能？ 什么是时序？ 组合规律和时序规律？ 规律模拟器中，为什么要用多规律值的规律模拟？（习题课仃） 三值模拟？四值模拟？真值表？（习题课有）五值模拟？（习题课有） 元件的延迟模型有哪些？为什么要进展规律提取？简述MoS规律门提取的主要过程和方法。（习题课有）七、电路模拟： 电路模拟的概念？（习题课有） 电路模拟在集成电路设计中起的作用：（习题课有） 电路模拟中，对大型电路应实行哪些改善措施？（习题课有） 简述电子系统设计中幅员验证的重要性，并描述组成验证系统各主要摸块的功能。 集成电路幅员验证与检查包括那些？各自的目的是？（习题课有） 幅员？幅员设计？，DRC、ERC>LVS,后仿真习题课有） 简述测试的重要性及测试的主要内容。 什么是规律电路的故障摸型？举例说明主要的故障摸型及它们的特点。（习题课有） 什么是故障摸拟，有哪几种根本的故障摸拟方法？并对它们进展比较。（习题课有） 典型的可测性设计技术主要包括？（习题课有） 什么是可测性设计？可测性设计中应当留意哪几点？（习题课有） 简述可测性设计中扫描设计技术的根本原理和方法。