计算机组成原理复件输入输出系统.ppt

本章讨论：,输入/输出系统,接口的基本概念,DMA方式及其接口组成,总线的基本概念,中断方式及其接口组成,为什么需要I/O接口（电路）？外部设备多种多样工作原理、驱动方式、信息格式、以及工作速度方面彼此差别很大它们不能与CPU直接相连必须经过中间电路再与系统相连这部分电路被称为I/O接口电路,输入输出接口概述,什么是I/O接口（电路）？I/O接口是位于系统与外设间、用来协助完成数据传送和控制任务的逻辑电路PC机系统板的可编程接口芯片、I/O总线槽的电路板（适配器）都是接口电路,接口主要功能,接收CPU送来的地址码，选择接口中的寄存器供CPU访问。,1.寻址,2.数据缓冲,实现主机与外设的速度匹配。缓冲深度与传送的数据量有关。,串-并格式转换（串口）,3.预处理,传送控制命令与状态信息，实现I/O传送控制方式。,数据通路寬度转换（并口）,电平转换,4.控制功能,主机与外部设备的连接方式大致可分为三类。,1)辐射型(星型)连接 特点：各设备通路独立，具有较高的信息流量，且控制简单。结构复杂，连接线多，系统扩展不方便，灵活性差。2)总线型连接 特点：成本低，结构简单，易于扩展。只有一组总线时，信息交换速度较低，且总线控制逻辑较复杂。3)通道控制方式 特点：主机与通道间是辐射型连接，通道与外设之间采用总线连接，既具有较高的信息交换速度，又有良好的可扩展性。但成本较高。,I/O接口电路的基本结构,从编程角度看，接口内部主要包括一个或多个 CPU可以进行读/写操作的寄存器，又称为I/O端口。各I/O端口由端口地址区分。,接口电路的内部结构,CPU与外设主要有数据、状态和控制信息需要相互交换，于是从应用角度看内部：数据寄存器保存外设给CPU和CPU发往外设的数据 状态寄存器保存外设或接口电路的状态 控制寄存器保存CPU给外设或接口电路的命令,接口电路的外部特性,面向CPU一侧的信号：用于与CPU连接主要是数据、地址和控制信号面向外设一侧的信号：用于与外设连接提供的信号五花八门功能定义、时序及有效电平等差异较大,接口芯片的分类,接口电路核心部分往往是一块或数块大规模集成电路芯片（接口芯片）：通用接口芯片支持通用的数据输入输出和控制的接口芯片面向外设的专用接口芯片针对某种外设设计、与该种外设接口 面向系统的专用接口芯片与CPU和系统配套使用，以增强其总体功能,接口电路的可编程性,许多接口电路具有多种功能和工作方式，可以通过编程的方法选定其中一种接口需要进行物理连接，还需要编写接口软件接口软件有两类：初始化程序段设定芯片工作方式等数据交换程序段管理、控制、驱动外设，负责外设和系统间信息交换,1数据信息流 数据输入信息流经传送线送入接口中的输入端口(输入寄存器)，然后通过数据总线送入主机；数据输出信息流经数据总线送入接口中的输出端口(输出寄存器)，然后通过传送线送入输出设备并以某种形式输出。2控制信息流 由主机通过数据总线送入接口中的控制端口(控制寄存器)。,输入/输出接口的信息流,3状态信息流 由状态口通过数据总线送入主机。4联络信息流 在主机与接口之间，通过控制总线可做单向或双向流动。5外设识别信息流 通常由主机通过地址总线送入接口中的识别线路。,端口（PORT）,端口即I/O地址，是呈现给程序员的外设I/O端口通常以其地址为标识，1个端口一般对应1个可以被用户访问的寄存器数据寄存器保存数据（芯片中可能含多个）控制寄存器保存控制信息（芯片中可能含多个）状态寄存器保存状态信息（芯片中可能含多个）1个接口电路可以具有多个I/O端口，每个端口保存不同的信息（用以与CPU或外设进行信息交换）输入端口和输出端口可以使用同一个I/O地址,(a)统一编址 这种编址的出发点是把接口中的每一个端口视为一个存储器单元，并赋以相应的存储器地址。访存指令同样适合于I/O端口。优缺点:无需专门的I/O指令，简化了指令系统；但要占用原本就有限的一部分存储空间。,外设的编址方式,(b)单独编址方式 这种编址的出发点是把所有外设的端口看作是一个独立于存储器空间的I/O空间。在这个I/O空间内，每一端口都被分配给一个地址与之对应。优缺点：指令系统中必须设有专门的输入/输出指令；但不占用存储空间。,端口地址译码的方法有多种，可以灵活的进行设计。(1)用门电路进行口地址译码(2)用译码器进行口地址译码(3)用比较器进行口地址译码,外设的识别,I/O地址的译码,I/O地址的译码方法与存储器地址的译码方法一样，但有它的特点：每个接口电路通常占用少数几个I/O地址。I/O地址不象内存地址，不那么强调地址的连续性。部分译码时，可能中间地址线不连接，也有最低地址线不连接的情况。常采用门电路进行地址译码或线选译码,除采用译码器、门电路进行译码外，I/O地址译码还经常采用可编程逻辑器件PLD。为了给系统一定的选择余地，有些接口电路采用数字比较器、开关或跳线器等进行可选择的地址译码,IBM PC/AT主机板的I/O译码电路,接口芯片内部译码,A0A4,DMA控制器1中断控制器1定时计数器并行接口电路DMA页面寄存器中断控制器2DMA控制器2协处理器,A5A6A7A8A9,ALS138译码器,HLDAMASTER,Y0Y1Y2Y3Y4Y5Y6Y7,主机与外设的信息交换方式，经历了由低级到高级，由简单到复杂，由集中控制到分散控制的发展过程，按其发展的先后和主机与外设并行工作的程度，通常有以下四种方式：1.程序查询方式2.程序中断方式3.DMA方式4.通道方式,主机与外设的信息交换方式,接口分类,1.按数据传送格式划分,（1）并行接口,接口与系统总线、接口与外设均按并行方式传送数据。,并,并,数据各位同时传送。,（2）串行接口,适用于设备本身并行工作，距主机较近的场合。,并,串,接口与系统总线并行传送，接口与外设串行传送。,数据逐位分时传送。,适用于设备本身串行工作，或距主机较远，或需减少传送线的情况。,2.按时序控制方式划分,（1）同步接口,接口与系统总线的信息传送由统一时序信号控制。,（2）异步接口,接口与系统总线的信息传送采用异步应答方式。,3.按I/O传送控制方式划分,（1）程序查询方式 特点：控制简单，硬件开销小；CPU与外设是串行工作的，系统效率低。适用场合：CPU不太忙且传送速度要求不太高的情况。,（2）程序中断方式 特点：CPU和外设可并行工作，提高了CPU的效率，不仅适用于主机和外设的数据处理，特别适用于对外界随机事件的处理，不适合于批量数据的高速传送。适用场合：适用与CPU较忙，传送速度不太高的系统中，尤其适合实时控制及紧急事件的处理。,（3）DMA方式 完全由硬件完成信息交换，信息传递从以CPU为中心，转为以内存为中心，DMA控制器来实现内存和外设之间的信息交换，保证了CPU的高效率，对高速大批量数据传送特别有用。缺点：只能进行简单数据交换，电路结构复杂，硬件开销大。,（4）通道方式 主机、外设和通道间具有很强的并行工作能力，大大减轻了CPU的负担，显著提高了系统的运行效率。也是一种直接存取传输控制，但比一般的DMA控制器要强得多。,总线,1.定义：,一组能为多个部件分时共享的信息传送线路。,2.特点：,分时、共享。,通常作法：发送部件通过OC组件或三态门分时发送信息，由打入脉冲将信息送入指定接收部件。,3.实体：,一组传送线与相应控制逻辑,CPU内设置控制逻辑,设置总线控制器,总线分类,1.按功能划分,（1）CPU内总线,CPU芯片内寄存器与算逻部件之间互连的总线。（ALU总线）,单组数据线(单向、双向)或多组数据线，或多种总线。,（2）部件内总线,插件板内各芯片之间互连的总线。,（局部总线、片级总线）,分为地址、数据、控制线。,（3）系统总线,计算机系统内各功能部件之间，或各插件板之间互连的总线。,（板级总线）,分为地址、数据、控制线。,（4）外总线,计算机系统之间，或计算机系统与其他系统之间互连的总线。,（通信总线）,分为数据线(与地址复用)、控制线。,2.按时序控制方式划分,（1）同步总线,由统一时序控制总线传送操作。,时钟周期、同步脉冲,在固定时钟周期内完成数据传送，由同步脉冲定时打入。,例.,打入地址,打入数据,总线请求,（2）异步总线,无固定时钟周期划分，总线周期时间由传送实际需要决定；以异步应答方式控制总线传送操作。,例.,总线批准,主同步,从同步,总线周期,总线传送,（时间可变）,（时间可变）,总线权切换,（3）扩展同步总线,以时钟周期为时序基础，允许总线周期中的时钟数可变。,注意几个“周期”概念：,时钟周期：,CPU一步操作(一次内部数据通路传送)时间。,总线周期：,经过总线的一次数据传送(访存)时间。,通常包含若干时钟周期。,工作周期：,指令周期中的一个操作阶段。,可包含多个总线周期。,（模型机的一个总线周期只包含一个时钟周期。）,3.按数据传送格式划分,（1）并行总线：,同时传送各位信息。,（2）串行总线：,分时逐位传送各位信息。,CPU内总线：同步、并行,系统总线：同步、异步、扩展同步、并行,外总线：异步、并行、串行,对总线信号组成、信号引脚含义、信号电平等作统一规定。,便于灵活组成系统。,电源、地址、数据、控制,时序：时钟、定时、应答,总线标准,为何制定总线标准,系统总线信号组成,数传控制：M读/写、IO读/写,中断请求、响应,总线请求、响应,复位,程序查询传送方式,“就绪（Ready）”的含义,在输入场合：“就绪”说明输入接口已准备好送往CPU的数据，正等着CPU来读取该状态也可用接口中数据缓冲器已“满”来描述在输出场合：“就绪”说明输出接口已做好准备，等待接收CPU要输出的数据该状态也可用接口数据缓冲器已“空”、或者用接口（外设）“闲”或“不忙”来描述,程序查询传送方式,CPU先了解（查询）外设的工作状态，在外设就绪（可以交换信息的情况下）实现数据的输入或输出对多个外设的情况，则CPU按一定顺序依次查询（轮询）。先查询的外设将优先进行数据交换查询传送的特点是：工作可靠，适用面宽，但传送效率低,（1）预置参数：设定数据传送长度；设置数据缓冲区首地址；（2）向外设发出命令，启动外设开始工作，并请求进行数据交换；（3）从外设读取反映外设当前工作进程的状态字；（4）检查状态字中的标志，看外设能否进行数据交换；（5）如果外设没有准备就绪，则重复上述（3）和（4），一直到这个外设准备就绪，发出准备就绪信号为止；（6）CPU从外设输入数据，或将数据输出给外设，完成数据交换；同时，CPU将状态字中的外设就绪状态信号标志清除。,程序查询工作过程,1、外设状态寄存器 2、数据缓冲寄存器 3、地址译码器 4、控制逻辑,查询接口电路,程序中断方式,当计算机执行正常程序时，系统中出现某些异常情况或特殊请求，这些情况和请求可能来自计算机内部，也可能来自计算机外部；一旦有上述事件发生，计算机执行正常程序的状态被中断，就是说，CPU要暂停它正在执行的程序，而转去处理所发生的事件（通常就是执行一段特殊程序，被称为中断服务程序）；CPU处理完毕后，自动返回到原来被中断了的程序继续运行。,概念,（1）类似：正常程序：主程序 中断服务程序：子程序（2）区别：（A）子程序的执行是程序员事先安排好的；中断服务程序的执行则是由随机的中断事件引起的，比如电源掉电、请求I/O数据传送、现场报警等。,与子程序调用的比较,（B）子程序的执行往往与主程序有关；中断服务程序可能与被中断的程序毫无关系。（C）有可能出现多个中断事件同时请求的情况，此时，主机就需要进行判优，进而决定为哪一个请求服务。子程序不存在此种情况。,与子程序调用的比较,1、主机与外部设备并行工作2、实现实时处理3、硬件故障处理4、实现多道程序和分时操作,中断的作用,查询：,程序,并行操作,主机,外设,空闲,启动,等待,工作,程序,交换数据,中断：,主机,程序,外设,空闲,启动,工作,程序,请求,中断程序,交换数据,程序,（1）概念：能够引起CPU中断的原因就是中断源。中断源是指形成这个原因的设备、部件或条件。（2）种类：输入输出设备。系统中的外部设备都可以设计成为以中断方式与主机进行数据的交换，从而作为系统的中断源。故障与错误。系统运行中会出现诸如电源掉电、运算出错、非法指令等问题，它们也常采用中断方式请求CPU立即处理。,中断源,实时时钟。系统中的时钟定时电路是必不可少的，若定时时间到，时钟电路就可以通过中断告知主机。程序调试和软件中断。程序调试中常常采用设置中断断点的方法来观察程序运行是否正确；有些机器的指令系统设计有软件中断指令，利用中断机制实现操作系统的功能调用以及调试程序。需要说明一点，这类中断是由程序员事先安排好的，和调用子程序的作用一样，与上述由外部硬件产生的中断有些不同。,中断源,（1）按中断源是在主机之内还是外分：（A）内部中断 内部中断是指中断源来自主机内部，如运算出错、程序调试和软件中断等；（B）外部中断 外部中断来自主机之外，如外部设备、实时时钟和硬件故障产生的中断等。,中断的分类,（2）按中断对CPU的打扰情况分：（A）程序中断 CPU要用专门的中断服务程序为中断源服务，并且在服务前要进行断点和现场的保护，在服务后要进行现场和断点恢复的中断。这种中断就是一般所说的中断，是大多数中低速外设以及内中断常用的中断方式。,中断的分类,（B）简单中断 当这种中断发生时，相应的请求源只是请求CPU的正常程序暂停一下，通常称为总线请求或DMA请求。暂停的目的是把主存和接口的数据通路让给请求源使用（即总线使用权），使得能在主存和请求源之间直接进行一次数据传送，当这次传送结束后，请求源立即把这个使用权归还给CPU。接着运行刚才暂停的程序，这个暂停时间通常一次一个存取周期。,中断的分类,（3）按寻找中断服务程序入口的实现方法区分：（A）向量中断（矢量中断）：中断服务程序入口由中断源自己提供。（B）非向量中断：入口由CPU查询得到。,中断的分类,中断的工作过程分为六个阶段：1、中断请求2、中断判优3、中断响应4、中断识别5、中断服务6、中断返回,中断工作过程,（1）中断请求是中断源向CPU发出中断请求信号，要求CPU为它服务的过程。（2）何时？基本条件两个：（A）外设本身工作已经完成（B）外设被允许中断,1、中断请求,（3）硬件支持：中断请求电路，基本组成是两个触发器：（A）一个反映外设工作是否完成，其形成与程序查询的准备就绪状态标志一样；（B）另一个反映外设是否允许采用中断方式，即中断屏蔽功能。只有当外设工作完成而且被允许中断时，相应中断源才可以通过这个请求电路形成中断请求信号。,（1）中断优先级有两个方面的含义：（A）一是中断请求与CPU现行程序优先级的问题；（B）另一含义是各中断源之间，谁更迫切的问题。,2、中断判优,（2）方法：（A）软件（B）硬件：为了得到较高的效率，一般采用硬件判优方法。判优逻辑随着判优方案的不同可有不同的结构，其组成部分既可能在设备接口之中，也可能在CPU内部，也可能这两部分都有。其作用是决定CPU的响应并且找出最高优先请求者，如果确定接收这个请求的话，就由CPU发出中断响应信号INTA（C）软硬件结合。,（1）CPU响应最高优先级的中断请求，并且在适当时会向中断源提供一个应答的响应信号，表明主机承认了它的请求，这就是中断响应。在采用硬件向量中断的方式中，通常，CPU还要利用它告知中断接口电路向CPU提供一个中断向量。,3、中断响应,（2）响应条件：（A）一条指令执行结束时刻（B）中断允许：(a)可屏蔽中断（Maskable Interrupt）：计算机中断系统对一般外设的中断请求就采用受中断标志位控制的方法；(b)非屏蔽中断（Non-Maskable Interrupt）：而对必须立刻响应的中断请求，如电源掉电、机器故障等，则采用不受中断标志位控制。,（3）中断屏蔽与中断允许 概念：对中断的允许或禁止的控制。软硬结合和内外结合的方法。不同的计算机可能在具体措施上有差异，但基本的思想是相同的。（A)中断屏蔽:外部中断请求电路设置中断屏蔽触发器控制某一个中断源能否产生中断请求信号。一般计算机中都有实现中断屏蔽的指令和相应的硬件电路。,在外部中断源的接口，一般都设立中断屏蔽触发器，通常这个触发器的状态可由CPU用指令改变。例如当这个触发器为“1”时，表示不允许该中断源发出中断请求，否则为允许。IBMPC，8259可编程中断控制器，有中断屏蔽寄存器，8259可接收来自外设的8个各自独立的中断请求，信号分别为IRQ0IRQ7，IRQ0优先级最高，中断源07对应于中断类型号08H0FH，（其中IRQ3和IRQ5未用）。,8259A的内部结构,D7D0,-INTA,INT,中断请求寄存器,中断屏蔽寄存器,数据总线缓冲器,IR0,IR7,读/写控制逻辑,级联缓冲器比较器,-RD,-WR,A0,-CS,CAS0,CSA1,CAS2,-SP/-EN,优先权判别电路,中断服务寄存器,控制逻辑,(B)中断允许：CPU内部设置中断标志位用于控制全部可屏蔽中断的响应。在大多数计算机CPU内，都设置一个中断触发器，由这个触发器的状态来决定CPU对中断请求是否响应。能使中断触发器置“1”的指令，一般称为开中断指令，表示系统允许中断；能使中断触发器置“0”的指令，一般称为关中断指令，表示系统禁止中断。用户在适当时可以用这些指令来对中断的能与否进行选择和控制。,例如8088/8086 CPU中，其程序状态字PSW寄存器中就有IF位（第10位），开中断指令STI可以使IF位置为“1”，达到允许中断的目的，关中断指令CLI可以使IF位清“0”，达到禁止中断的目的。,（1）中断源的识别（A）识别的主体：WHO：CPU识别（B）与中断优先级的判定密切相关：中断优先级的判定是解决这一问题的前提和基础。（C）目的：使CPU转入相应的服务程序。,4、中断识别,（2）方法：（A）软件查询法：采用与程序查询传送方式一样的方法，用软件查询程序段检测中断请求的标志，同时还可以实现中断判优。（B）硬件向量法：(a)中断向量是中断源向CPU提供的唯一识别码；(b)识别码实际是主存的一个地址码；(c)硬件支持：接口电路中：向量地址产生器 主机之内：保存向量的R(d)向量地址的存在情况：(i)服务程序入口地址(ii)服务程序入口地址的地址,（1）中断现场：中断现场是指在发生中断时，CPU及其现行程序的当前主要状态。这其中最为关键的状态是程序计数器PC的值，也就是CPU现行程序被中断时的下条指令的存储地址，即断点地址，简称断点。除断点外，中断现场应包含CPU程序运行情况的状态，这些状态有程序状态字PSW以及程序执行的当前结果等。,5、中断服务,（2）中断服务程序：3个部分（A）起始部分：起始部分的主要功能是保护CPU原来程序的一些现场，另一个功能是控制系统在执行中断服务程序过程中是否允许再被中断。（B）主体部分：主体部分的主要功能应该是完成中断源的请求任务。对一般输入输出外部设备来说，就是进行数据的输入输出操作，并且修改相应的传送参数。这部分是中断服务程序中核心的，也就是实质性的部分。,（C）结尾部分：结尾部分的主要功能是恢复起始部分所保护的现场内容，然后准备返回。通常是用一条返回指令作为整个中断服务程序的最后一条指令。,中断服务程序的结束是一条中断返回指令，由它实现从中断处理过程返回被中断的程序断点位置处继续执行，从而完成了一次中断过程。以上所述的6个阶段是外部设备作为中断源引起中断的全过程。显然，整个过程只有中断服务这个阶段才是实际有效的部分，其中的关键是执行I/O指令实现数据交换。其余几个阶段可认为是中断服务的前后处理，是一种辅助性的但不可缺少的操作。当中断频繁发生时，这个辅助性操作是降低CPU利用率和限制外设速度的原因所在。,6、中断返回,1、概念：是指当一个中断服务程序执行其间，系统出现了更高优先级的中断请求，CPU暂停现行的中断服务程序的执行而转去执行优先级更高的中断源服务程序的过程。2、实现多重中断的基本保证：（1）系统要具备对多个中断现场的保护能力：堆栈（2）保证中断优先级高的中断源首先得到CPU的服务；（3）在CPU进入中断服务程序后，系统必须处于开中断状态。,多重中断,具体作法是，进入中断服务程序后，在关中断的情况下进行一些必要的现场保护，然后采用软件手段，如8088/8086中的STI来达到开中断的目的，使CPU在执行中断服务程序期间是允许中断的。,一、中断判优的目的 1、为了解决多个中断源同时发出中断请求的问题。2、为了解决当系统正在为某个中断源服务时，又产生新的中断请求，CPU是否转入新的中断服务程序中，从而形成中断嵌套（或称多重中断）的问题。,中断优先级判定,二、中断判优方法：1、软件查询判优法（1）实现：（2）优点：（A）优先权的排队顺序可以由程序很方便地改变，因此很灵活。（B）硬件成本较小，只要在每个中断源电路中设立供CPU查询的中断请求标志（状态位）即可。（C）能与软件识别中断源方法结合在一起使用。（3）缺点：（A）占用CPU的时间；（B）速度慢效率低。,2、链式电路判优法（1）实现：链式判优电路如图5-15、5-16。（A）INTR线共用（B）INTA以串行方式依此连接所有外设（C）处于前面的设备若接收INTA信号便阻塞后面的设备。（2）优点：电路较简单 缺点：是优先权不灵活，一旦线路连接好之后，想要改变或调整优先权就困难。此时，只有使用程序对某些 中断源的请求进行屏蔽的办法来改变先后次序。,3、多组结构判优法（1）实现：多组结构判优如图5-17，这是一种两维的优先权结构。中断请求以组的形式发向CPU，每组有一条中断请求线，各组的中断请求都通过自己的请求线到达CPU。CPU对各组的优先权进行判定，然后对最高优先权组发出相应的响应信号。每组都有自己的中断响应线，接收到CPU发来的响应信号的组再进行组内设备的优先权判定。组内设备优先权判定采用了串行链式电路（当然也可以采用编码比较电路），处在前面的中断源设备，其优先权高。,（2）两级判优：当有一个或多个中断请求发生时，CPU先进行组间优先权的判定，确定其中最高优先权组，再对这个组发出中断响应信号，进行组内的优先权判定，经过两次选优后，就可得到同时请求设备中最高优先权组的最高优先权设备。,中断屏蔽技术的应用,禁止同一级或级别更低优先级的其它请求利用屏蔽技术动态的修改优先级,向量中断方式：,响应过程,发响应信号INTA，进入中断周期,关中断，保存断点,获得中断号，转换为向量地址，查向量表,取中断向量，转中断服务程序,CPU执行中断隐指令,（硬件完成）,中断处理,CPU执行中断服务程序。,（1）单级中断：,CPU响应后只处理一个中断源的请求，处理完毕后才能响应新的请求。,（2）多重中断：,在某次中断服务过程中，允许响应处理更高级别的中断请求。,单级中断流程：,保护现场,具体服务处理,恢复现场,开中断、返回,外中断：数据传送,禁止同级或更低级别的请求，开放更高级别的请求,多重中断流程：,开中断、返回,保护现场,送新屏蔽字、开中断,具体服务处理,关中断,恢复现场及原屏蔽字,直接存储器存取(DMA)方式,（1）定义,DMA控制器接,直接依靠硬件实现主存与I/O间的数据传送，传送期间不需CPU程序干预。,1)I/O与主存，而不是I/O与CPU。,2)早期由CPU控制传送；现在由DMA控制器控制传送，,管总线权，,传送完毕再交还总线权。,3)传送期间只要CPU不访存，可并行操作。,4)传送前和传送后需要程序干预。,1、DMA独占系统总线（成组连续传送）方式（1）DMA控制器获得总线控制权以后，开始进行数据传送。在一批数据传送完毕后，DMA控制器通知CPU可以使用主存，并把总线控制权交回给CPU，每次传送一批数据。（2）优点：控制简单，适用于数据传输率很高的设备进行成组传送。缺点：在DMA控制器传送阶段，CPU不能工作，影响了CPU的工作效率。,DMA传送的类型,2、DMA与CPU分时共用系统总线方式（1）DMA 占用周期方式 一旦外设有DMA请求，DMA控制器占用很短的时间完成一个数据的DMA传送；此时，CPU并未完全放弃总线控制权，只是不进行访问主存操作或者说处于等待状态。DMA控制器每次传送一个数据。,（2）周期挪用 当外设请求DMA传送时，DMA控制器挪用一、二个主存周期进行DMA传送。如果此时CPU不需要访问主存，则DMA操作不与CPU发生冲突，不影响CPU执行程序；另一方面，如果DMA传送时，CPU也要访问主存，这就产生了冲突，通常DMA传送优先，即在CPU执行访问主存指令的过程中插入了DMA传送，挪用了一、二个主存周期，意味着CPU延缓了对指令执行。,硬件设置,操作类型,地址计数,控制传送方向,DMA控制器,接口,提供主存地址,交换量计数,控制传送次数,数据缓冲,传递请求,暂存交换数据,外设寻址,提供外设地址,初始化信息,启动外设,N,Y,继续程序,传送操作类型、主存首址、交换量、外设寻址信息,一次DMA传送,地址+1 交换量-1,中断处理,Y,N,Y,申请中断,N,N,a,a,成组方式,单字方式,b,b,c,c,响应,a,DMA流程,主程序实现初始化。,三个阶段：,程序准备阶段：DMA传送阶段：传送结束阶段：,硬件实现M,I/O。,中断处理程序判断传送的正误。,应用场合,用于高速、简单、批量数据传送。,DMA与中断的相同点：,能响应随机请求；可并行操作。,DMA与中断的不同点：,中断：用程序实现中、低速I/O传送；能处理复杂,一条指令结束时响应请求。,事态；,DMA：用硬件实现高速、简单I/O传送；一个总线,周期结束时响应请求。,程序切换,总线权切换,DMA控制器与接口的连接,多路型DMA控制器,主机板,接口板,允许各设备以字节为单位交叉传送，或以数据块为单位成组传送。,1.DMA控制器功能,（1）接收初始化信息,（传送方向、主存首址、交换量）。,初始化,（2）接收外设DMA请求，,判优，,向CPU申请总线。,传送前,（3）接管总线权，发地址、读/写命令。,传送期间,2.接口功能,（1）接收初始化信息,（外设寻址信息）。,初始化,（2）向DMA控制器发请求。,传送前，外设准备好,（3）传送数据。,传送期间,