数电-第三章逻辑门电路.ppt
第三章 逻辑门电路,3.1 MOS逻辑门电路3.2 TTL逻辑门电路3.3 射极耦合逻辑门电路*3.4 砷化镓逻辑门电路*3.5 正负逻辑问题3.6 逻辑门电路使用中的几个实际问题3.7 用Verilog HDL描述逻辑门电路,了解半导体器件的开关特性。熟练掌握基本逻辑门（与、或、与非、或非、异或门）、三态门、OD门（OC门）传输门的逻辑功能。学会门电路逻辑功能分析方法。掌握逻辑门的主要参数及在应用中的接口问题。,教学基本要求,3.1 MOS逻辑门电路,3.1.1 数字集成电路简介,逻辑门：实现基本逻辑运算和复合逻辑运算的单元电路。,逻辑门电路的分类：,1.数字集成电路的发展,各种系列逻辑电路的发展状况,MOS技术的进步,2.数字集成电路简介,CMOS集成电路：广泛应用于超大规模、甚大规模集成电路。,TTL集成电路：广泛应用于中大规模集成电路。,3.1.2 逻辑门电路的一般特性,1.输入和输出的高、低电平,2.噪声容限：在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力。,负载门输入高电平时的噪声容限：,VNH 当前级门输出高电平的最小值时允许负向噪声电压的最大值。,VNH=VOH(min)VIH(min),负载门输入低电平时的噪声容限：,VNL 当前级门输出低电平的最大值时允许正向噪声电压的最大值。,VNL=VIL(max)VOL(max),3.传输延迟时间,传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。,tpd=（tPLH+tPHL）/2,平均延迟时间：,下降时间,上升时间,4.功耗,功耗是门电路的重要参数之一，有静态和动态之分。,静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流ID与电源电压VDD的乘积。,对于TTL门电路来说，静态功耗是主要的。CMOS电路的静态功耗非常低，CMOS门电路的动态功耗为:PD=f（CPD+CL）V 2DD,动态功耗：发生在电路状态转换瞬间或有电容性负载时。,5.延时功耗积,是速度功耗综合性的指标。延时功耗积，用符号DP表示：,DP=tpd PD,6.扇入与扇出数,扇入数：一个门电路输入端接入同类门电路的最大数目，取决于门电路的输入端的个数。,扇出数：一个门电路输出端能带同类门电路的最大数目，它表示带负载的能力。,驱动门的所带负载分为灌电流负载和拉电流负载两种情况:,带灌电流负载,带拉电流负载,如NOH=NOL则取两者的最小值为门的扇出系数。,各类数字集成电路主要性能参数的比较,3.1.3 MOS开关及其等效电路,1.MOS管的开关作用,当I VT时，工作在可变电阻区，O=DS0（低电平）。,2.MOS管的开关特性,结论：MOS管相当于一个由GS控制的无触点开关，当输入为低时，输出为高（开关断开）；当输入为高时，输出为低（开关闭合）。,3.1.4 CMOS反相器,1电路结构,CMOS逻辑门电路是由N沟道MOSFET和P沟道MOSFET互补而成。,2工作原理,（设VDD（VTN+|VTP|），且VTN=|VTP|）（1）当i=0V时，TN截止，TP导通。输出OVDD。（2）当i=VDD时，TN导通，TP截止，输出O0V。,3电压传输特性和电流传输特性,电压传输特性：,4工作速度,由于CMOS非门电路工作时总有一个管子导通，且导通电阻做得较小，所以当带电容负载时，给电容充电和放电都比较快。在由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。CMOS非门的平均传输延迟时间约为10ns。,3.1.5 CMOS逻辑门电路,1CMOS与非门,两个并联的P沟道和两个串联的N沟道增强型MOS管组成。,（1）当A、B中只要一个为低时，就会使与之相连的NMOS管截止，PMOS管导通，输出为高；,（2）当A、B全为高时，两串联的NMOS管导通，两并联的PMOS管截止，输出为低。,推广：n个NMOS管串联和n个PMOS并联可构成n输入端的与非门。,2或非门电路,两个并联的N沟道和两个串联的P沟道增强型MOS管组成。,（1）当A、B中只要一个为高时，就会使与之相连的NMOS管导通，PMOS管截止，输出为低；,（2）当A、B全为低时，两并联的NMOS管截止，两并联的PMOS管导通，输出为高。,推广：n个并联NMOS管和n个PMOS串联可构成n输入端的或非门。,3CMOS异或门电路,由两级组成，前级为或非门，输出为：,后级为与或非门，经过逻辑变换，可得,4.输入保护电路和缓冲电路,采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性。,基本逻辑功能电路,输入保护缓冲电路,基本逻辑功能电路,输出缓冲电路,3.1.6 CMOS漏极开路（OD）门和三态输出门电路,1.CMOS漏极开路门,1）CMOS漏极开路门的提出,输出短接，会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平。,2）结构与逻辑符号,(b)可以实现线与功能;,(a)工作时必须外接电源和电阻，与非逻辑不变；,3）漏极开路门的使用,上拉电阻,线 与,4）上拉电阻对OD门动态性能的影响,电路带电容负载,Rp的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。但功耗大,且可能使输出电流超过允许的最大值IOL(max）。,Rp的值大，可保证输出电流不能超过允许的最大值IOL(max）、功耗小。但负载电容的充电时间常数亦愈大，开关速度因而愈慢。,Rp的取值？,5）上拉电阻的计算,当VO=VOL,最怀情况：只有一个 OD门导通,为保证低电平输出OD门的输出电流不能超过允许的最大值 IOL(max)且VO=VOL(max），RP不能太小。,当VO=VOH,为使得高电平不低于规定的VIH的最小值，则Rp的选择不能过大。Rp的最大值Rp(max)：,6）OD门的其他应用举例,（1）实现电平转换。,在数字系统的接口部分（与外部设备相联接的地方）需要有电平转换的时候，常用OD门来完成。如图把上拉电阻接到10V电源上，这样在OD门输入普通的5V电平，而输出高电平就可以变为10V。,（2）做总线驱动,2.三态(TSL)输出门电路,逻辑功能：高电平有效的同相逻辑门,3.1.7 CMOS传输门(双向模拟开关),1.CMOS传输门电路结构及符号,2.CMOS传输门电路的工作原理,设 TP：|VTP|=2V，TN：VTN=2V。I的变化范围为5V到+5V。,GSN-5(-5 5)=（0-10）V 0，TP截止。开关断开，不能转送信号。,1）当C=0时：,2）当C=1时：,I=-5V3V，GSN=5(-5 3)(102)V，GSNVTN，TN导通。O=I。,I=-3V5V，GSP=-5(-35)(-10-2)V，|GSP|VTP|，TP导通。O=I。,I=-3V3V，TN，TP均导通。O=I。,3.传输门的应用,3.1.8 CMOS逻辑门电路的技术参数,CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过TTL器件的水平。CMOS器件的功耗低、扇出数大，噪声容限大，静态功耗小，动态功耗随频率的增加而增加。,CMOS门电路各系列的性能比较,3.1.9 NMOS门电路(略),3.2 TTL逻辑门,3.2.1 BJT的开关特性,I=0V时：三极管截止，OVCEVCC，c、e极之间近似于开路,I=5V时：三极管饱和，OVCES0.2V，c、e极之间近似于短路,1.BJT的开关作用,2.BJT的开关时间,BJT饱和与截止两种状态的相互转换需要一定的时间才能完成（内部电荷的建立和消散需要一个过程）。,1）从截止到导通,开通时间ton(=td+tr),2）从导通到截止,关闭时间toff(=ts+tf),3.2.2 基本BJT反相器的动态性能,基本BJT反相器的开关速度不高的原因：,1）基区内的存储电荷 BJT开关速度受限的主要原因是由于BJT基区内存储电荷。,2）带电容负载 CL的充、放电过程均需经历一定的时间，必然会增加输出电压O波形的上升时间和下降时间，导致基本的BJT反相器的开关速度不高。,上述两个原因使BJT反相器开关速度不高，需寻求更实用的TTL电路。,3.2.3 TTL反相器的基本电路,如何提高TTL反相器的速度？基本指导思想：减少BJT基区电荷存储效应和负载电容所引起的时延。措施：改变输入，输出电路的结构用多个BJT构成TTL逻辑门电路。,1电路结构,2工作原理,1）输入为高电平“1”时（约3.6V）,当输入端为“1”（约3.6V）时，VCC通过Rb1和T1的集电结向T2、T3提供基极电流，使T2、T3饱和，输出为低电平 O=0.2V，即输出为“0”。,T1的发射结反偏，集电结正偏，T1处于e结和c结倒置的放大状态。,实现了反相器的逻辑功能之一：输入为高电平时，输出为低电平。,2）输入为低电平“0”时（约0.2V）,T1发射结导通，T1的基极电位被钳位到VB1=0.9V。T2、T3都截止。由于T2截止，流过RC2的电流仅为T4的基极电流，这个电流较小，在RC2上产生的压降也较小，可以忽略，所以VB4 VCC=5V，使T4和D导通，则有：,实现了反相器的逻辑功能之二：输入为低电平时，输出为高电平。,3）TTL反相器的开关速度的提高,采用输入级提高工作速度,输入由高（3.6V）低（0.2V）瞬间 VB10.20.70.9V。由于，T2、T3原饱和，基区存储电荷来不及消散，T2、T3的e结处于正偏。VC1VBE2VBE3=0.70.71.4V,此时，T1的c结反偏，同时e结正偏，故T1工作在放大区，其集电极电流为T2的基极的反向电流，较大，从而加速了存储电荷的消散，T2很快从饱和转为截止状态。同时使T4立刻导通，使T3也迅速由饱和转为截止。从而加速状态转换。,采用推拉式输出以提高开关速度和带负载的能力,T4为电压跟随器，输出阻抗比较小，一方面可迅速给负载电容充放电，另一方面带负载能力强。,3TTL反相器的传输特性:,电压传输特性曲线：指门电路的输出电压与输入电压之间的对应关系曲线，即 O=f(i)，它反映了电路的静态特性。,3.2.4 TTL逻辑门电路,1TTL与非门电路,输入级由多发射极晶体管T1和基极电组Rb1组成，它实现了输入变量A、B的与运算,符 号,2TTL或非门电路,若A、B中有一个为高电平:,若A、B均为低电平:,T2A和T2B均将截止，T3截止。T4和D饱和，输出为高电平。,T2A或T2B将饱和，T3饱和，T4截止，输出为低电平。,逻辑表达式：,3.2.5 集电极开路门和三态门电路,1.集电极开路门电路（OC门）,OH,OL,OC门的提出,形成低阻通路，门电路容易损坏,1）集电极开路与非门电路结构,2）使用时的外电路连接,OC门输出端连接实现线与,3）逻辑功能,2.三态与非门(TSL),EN=0:T5饱和，T6截止，T7通，把T4基极钳位为低电平，T4截止，同时使T2、T3截止。由于T3、T4均截止，这时从输出端L看进去，对地和对电源都相当于开路，呈现高阻。所以称这种状态为高阻态，或禁止态。,EN=1:T5倒置放大，T6饱和，T7截止，其集电极相当于断开，输出状态完全取决于A、B，功能同一般与非门，为正常工作状态。,3.2.6 BiCMOS门电路,特点:功耗低、速度快、驱动力强,3.2.7 改进型TTL门电路抗饱和TTL电路（略）,3.5 逻辑描述中的几个问题,1.正负逻辑的规定,正逻辑体制：将高电平用逻辑1表示，低电平用逻辑0表示,负逻辑体制：将高电平用逻辑0表示，低电平用逻辑1表示,3.5.1 正负逻辑问题,与非 或非,2.正负逻辑等效变换,与 或,非 非,3.5.2 基本逻辑门电路的等效符号及其应用,系统输入信号中，有的是高电平有效，有的是低电平有效。低电平有效，输入端加小圆圈；高电平有效，输入端不加小圆圈。,1.基本逻辑门电路的等效符号,1）与非门及其等效符号,2.逻辑门等效符号的应用,利用逻辑门等效符号，可实现对逻辑电路进行变换，以简化电路，能减少实现电路的门的种类。,3.逻辑门等效符号强调低电平有效,控制电路,如RE、AL都要求高电平有效，EN低电平有效。,如RE、AL都要求高电平有效，EN高电平有效。,3.6 逻辑门电路使用中的几个实际问题,3.6.1 各种门电路之间的接口问题,（1）驱动器件的输出电压必须处在负载器件所要求的输入电压范围，包括高、低电压值（属于电平兼容性的问题）。（2）驱动器件必须对负载器件提供足够大的拉电流和灌电流（属于门电路的扇出数问题）；,在数字电路或系统的设计中，往往将TTL和CMOS两种器件混合使用，以满足工作速度或者功耗指标的要求。由于每种器件的电压和电流参数各不相同，因而在这两种器件连接时，需要考虑以下因素：,电平兼容性的问题,门电路的扇出数问题,1.CMOS门驱动TTL门,2.TTL门驱动CMOS门(如74HC）,3.低电压CMOS电路及接口,3.6.2 门电路带负载时的接口电路,1.用门电路直接驱动显示器件,门电路的输入为低电平，输出为高电平时，LED发光。,当输入信号为高电平，输出为低电平时，LED发光。,2.机电性负载接口（略）,3.6.3 抗干扰措施,1.多余端的处理措施。,2.去耦合滤波电容。,3.接地和安装工艺。,集成逻辑门在使用时，一般不让多余端输入悬空，以防止干扰信号的引入。,处理原则：不改变电路工作状态及稳定可靠。,将它与其他输入端并联。与门和与非门多余端通过13k电阻接正电源；COMS电路可直接接电源。或门或或非门多余端接地。TTL门电路多余输入端可以悬空，COMS电路绝对不允许悬空。,
