数字电路第六章.ppt
2023/11/14,第六章 时序逻辑电路,1,6.6 序列码发生器,一、概述,3.序列码发生器结构类型,二、计数型序列码发生器的设计,1.概念,2.作用,1.已知序列码,2.已知序列长度,2023/11/14,第六章 时序逻辑电路,2,三、移存型序列码发生器的设计,1.已知序列码,(2)利用最长线性序列码发生器进行设计,最长线性序列码（m序列码）发生器的设计,2.已知序列长度,(1)自己构造序列码，然后按“已知序列码”设计,非m序列码发生器的设计,2023/11/14,第六章 时序逻辑电路,3,一、概述,1.顺序脉冲概念,2.顺序脉冲发生器概念及分类,3.顺序脉冲发生器的设计,6.7 顺序脉冲发生器,二、举例,2023/11/14,第六章 时序逻辑电路,4,6.6 序列码发生器,一、概述,1.概念,2.作用,(1)计数型,(2)反馈移存型,3.序列码发生器结构类型,2023/11/14,第六章 时序逻辑电路,5,图6.6.1 计数型序列码发生器的结构图,2023/11/14,第六章 时序逻辑电路,6,图6.6.2 反馈移存型序列码发生器的结构图,2023/11/14,第六章 时序逻辑电路,7,(1)设计模值等于序列长度的计数器,例6.6.1 设计产生序列码F=11110101的计数型序列码发生器。,二、计数型序列码发生器的设计,步骤：,(2)设计输出F为所需序列码的组合电路,1.已知序列码,解：(1)设计模值M=8的计数器,(2)设计输出F为所需序列码的组合电路,2023/11/14,第六章 时序逻辑电路,8,表6.6.1 例6.6.1组合逻辑的真值表,2023/11/14,第六章 时序逻辑电路,9,图6.6.3 用74161和74151构成的序列码发生器,2023/11/14,第六章 时序逻辑电路,10,设计产生序列码101000，101000，的反馈移存型序列码发生器。,解：求触发器的级数,2.已知序列长度,三、移存型序列码发生器的设计,1.已知序列码,取n=3。,2023/11/14,第六章 时序逻辑电路,11,列状态转移表,表6.6.2 例6.6.2使用3个触发器的状态转移表,101000101000,2023/11/14,第六章 时序逻辑电路,12,取n=4，列状态转移表,表6.6.3 例6.6.2的状态转移表,2023/11/14,第六章 时序逻辑电路,13,求激励函数,D1,2023/11/14,第六章 时序逻辑电路,14,作逻辑图,图6.6.4 例6.6.2的逻辑图,2023/11/14,第六章 时序逻辑电路,15,(2)利用最长线性序列码发生器进行设计,2.已知序列长度,(1)自己构造序列码，然后按“已知序列码”设计,最长线性序列码（m序列码）发生器的设计,a.线性序列码,Q,Q,Q,Q,：Q左移若干位,Q,：Q或Q左移若干位,2023/11/14,第六章 时序逻辑电路,16,例1,110,101,011,Q,Q左移1位,Q左移2位,例2,100,001,101,Q,Q左移1位,2023/11/14,第六章 时序逻辑电路,17,b.m序列码,序列长度 M=2n-1 的线性序列码。,在电路上，由移位寄存器和异或反馈网络构成。,c.m序列码发生器的设计,例 设计M=15的m序列码发生器。,解：求触发器的级数n,由 2n-1=15，得 n=4。,确定反馈函数f。,f=Q4Q3,2023/11/14,第六章 时序逻辑电路,18,图6.6.5.m序列码发生器的一般结构,2023/11/14,第六章 时序逻辑电路,19,表6.6.4 m序列码反馈函数表,2023/11/14,第六章 时序逻辑电路,20,作逻辑电路,d.m序列码发生器的自启动性,一般情况：,2023/11/14,第六章 时序逻辑电路,21,图6.6.6 M=15的m序列码发生器,2023/11/14,第六章 时序逻辑电路,22,0000,图6.6.7 M=15的m序列码发生器的状态转移图,2023/11/14,第六章 时序逻辑电路,23,a.M=2n的序列码发生器的设计,设计M=16的序列码发生器。,解 触发器的级数 n=4,修改D1的表达式，把0000纳入M=15的m序列码发生器的状态转移图中,100000000001,D1=？,非m序列码发生器的设计,(2n-1M 2n，且M2n-1),2023/11/14,第六章 时序逻辑电路,24,10000001,D1=f=Q4Q3,00000000,10000000,00000001,D1=f=Q4Q3,对于M=2n的序列码发生器,结论：,作逻辑电路,2023/11/14,第六章 时序逻辑电路,25,b.M2n-1的序列码发生器的设计,关键：找起跳状态。,起跳状态的确定：,作长度为2n-1的线性序列,将向左移2n-1-M位，得线性序列,将和进行异或运算，得线性序列,2023/11/14,第六章 时序逻辑电路,26,设计M=10的序列码发生器。,解 确定触发器的级数n和M=2n-1的m序列码发生器的f。,由 2n-1M 2n 求得，n=4,查表得：f=Q4Q3,2023/11/14,第六章 时序逻辑电路,27,确定激励函数D1,确定起跳状态,11110,110101111000100,序列,序列（左移5位）,序列（）,作逻辑电路,2023/11/14,第六章 时序逻辑电路,28,6.7 顺序脉冲发生器,一、概述,1.顺序脉冲概念,2.顺序脉冲发生器概念及分类,节拍分配器,脉冲分配器,(1)概念,(2)分类,2023/11/14,第六章 时序逻辑电路,29,图6.7.1 电位信号和脉冲信号,2023/11/14,第六章 时序逻辑电路,30,3.顺序脉冲发生器的设计,输出端较多时：,采用计数器和译码器。,输出端较少时：,采用环形计数器。,二、举例,试设计四输出节拍分配器。,解(1)设计 M=4 的计数器,2023/11/14,第六章 时序逻辑电路,31,(2)设计 2-4 线译码器,列真值表,确定表达式,(3)画电路图,2023/11/14,第六章 时序逻辑电路,32,表6.7.1 2-4线译码器的真值表,2023/11/14,第六章 时序逻辑电路,33,四输出分配器,(a)计数器,(b)译码器,2023/11/14,第六章 时序逻辑电路,34,图6.7.3 四输出分配器工作波形,(a)节拍分配器波形,2023/11/14,第六章 时序逻辑电路,35,2023/11/14,第六章 时序逻辑电路,36,图6.7.3 四输出分配器工作波形,(b)脉冲分配器波形,2023/11/14,第六章 时序逻辑电路,37,图6.7.4 环形计数器作为节拍分配器,(a)电路,例1 由M=4环形计数器实现四输出节拍分配器。,2023/11/14,第六章 时序逻辑电路,38,图6.7.4 环形计数器作为节拍分配器,(b)工作波形,2023/11/14,第六章 时序逻辑电路,39,作业题,6.35(1),6.40,
