数字电子技术第4章组合逻辑电路.ppt

1,数字电路应用实例制药厂药片瓶装生产线控制系统,2,系统的初始状态,3,系统计数完第51瓶药片的状态,4,工作原理：十进制数75从小键盘输入，表示每个瓶子将会装入75个药片。比较器输出为0时，继续装药；输出为1时，表示每个瓶子的药正好装满，这时引起几个事件同时发生：（1）它停止药片流入；（2）它允许加法器上的新二进制和存储在寄存器B中；（3）将传送机的先行位初始化，使得下一个瓶子进入装药位置。下一个瓶子一旦进入合适的位置，传送机立即发出信号给计数器，使计数器清零，则加法器输出0，使药片开始流入，开始下一次循环。,5,第4章 组合逻辑电路,内容提要：（1）组合逻辑电路的概念（2）组合逻辑电路的分析及设计方法。（3）编码器、译码器等中规模集成电路的逻辑功能、使 用方法和应用（4）组合逻辑电路的竞争与冒险现象。,6,4.1组合逻辑电路的分析,主要内容：组合逻辑电路的概念组合逻辑电路的一般分析方法分析组合逻辑电路的几个例子,7,组合逻辑电路的定义,如果一个逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合，而与它们以前的状态无关，这样的逻辑电路称为组合逻辑电路。组合逻辑电路的输出与输入之间可以用如下逻辑函数表示：,(i=1,2,m),8,组合逻辑电路框图如下图所示：,组合逻辑电路的特点如下：（1）由逻辑门电路组成，（2）输出与输入之间不存在反馈回路。,9,4.1.2 组合逻辑电路的分析步骤,组合逻辑电路的分析步骤如下：（1）根据给定的逻辑电路，写出输出逻辑函数表达式；（2）化简逻辑电路的输出逻辑函数表达式；（3）根据化简后的输出逻辑函数表达式列出真值表；（4）由真值表确定电路的逻辑功能。(难点),10,1.单输出组合逻辑电路的分析,4.1.3 组合逻辑电路的分析举例,例 分析下图所示电路的逻辑功能。,11,逻辑图,逻辑表达式,1,1,最简与或表达式,化简,2,2,从输入到输出逐级写出,12,最简与或表达式,3,真值表,3,4,电路的逻辑功能,当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。它表示了一种“少数服从多数”的逻辑关系。因此可以将该电路概括为：三变量多数表决器。所以这个电路实际上是一种3人表决用的组合电路.,4,难点,13,例4-1 已知逻辑电路如图所示，分析该电路逻辑功能。,14,解：（1）根据给定的逻辑电路，写出逻辑函数表达式,15,（2）化简逻辑电路的输出函数表达式,（3）根据化简后的逻辑函数表达式可列出真值表。,（4）逻辑功能评述观察真值表中F为1时的规律：只有当A、B、C这三个变量都为相同值时，输出F为1，否则为0。因此，该电路称为“判一致电路”。,16,举例：几种由真值表确定其逻辑功能的例子。,“判一致”电路,“奇偶判别”电路,17,2多输出组合逻辑电路的分析,例4-3 已知逻辑电路如下图所示，分析该电路的逻辑功能。,解：（1）根据逻辑电路，写出所有输出逻辑函数表达式,AB,18,（2）根据化简后的逻辑函数表达式列出真值表,（3）逻辑功能评述 该电路是一位二进制数比较器：当AB时，L21；当AB时，L11；当AB时，L31。注意在确定该电路的逻辑功能时，输出函数L1、L2、L3不能分开考虑。,19,一位加法电路,根据以下真值表确定其逻辑功能,20,补充例题：如下图为一密码锁控制电路，开锁条件是：拨对密码；钥匙插入锁眼将开关S闭合。当两个条件同时满足时，开锁信号为“1”，将锁打开。否则，报警信号为“1”，接通警铃。试分析密码ABCD为多少？,21,4.2 组合逻辑电路的设计,主要内容：组合逻辑电路的一般设计步骤设计组合逻辑电路的几个实例用小规模集成电路（逻辑门电路）实现组合逻辑电路的逻辑功能,22,组合逻辑电路的一般设计步骤,组合逻辑电路的设计步骤如下：（1）将实际逻辑问题进行逻辑抽象，确定输入、输出变量；分别对输入、输出变量进行逻辑赋值，即确定0、1的具体含义；最后根据输出与输入之间的逻辑关系列出真值表。(难点)（2）根据真值表写出相应的逻辑函数表达式。（3）将逻辑函数表达式化简，并转换成所需要的形式。（4）根据最简逻辑函数表达式画出逻辑电路图。,23,组合逻辑电路的设计举例,1用与非门设计组合逻辑电路,例4-4 用与非门设计一个三变量“多数表决电路”。解：（1）进行逻辑抽象，建立真值表：用A、B、C表示参加表决的输入变量，“1”代表赞成，“0”代表反对，用F表示表决结果，“1”代表多数赞成，“0”代表多数反对。根据题意，列真值表。,24,（2）根据真值表写出逻辑函数的“最小项之和”表达式：,（3）将上述表达式化简，并转换成与非形式：,25,（4）根据逻辑函数表达式画出逻辑电路图如下：,26,2用或非门设计组合逻辑电路,例4-6 用或非门设计例4-5的逻辑电路。解：（1）根据表4-5画出输出变量的卡诺图，并对0画卡诺圈，得到输出的最简或与式。,由卡诺图可得：,27,（2）将函数表达式转换成或非形式,（3）根据逻辑函数表达式画出逻辑电路图,28,3用与或门设计组合逻辑电路,例4-7 真值表如表4-6所示，试用与或门实现该真值表对应的逻辑功能。解：（1）根据真值表写出逻辑函数的“最小项之和”的表达式并化简。,29,（2）根据逻辑函数表达式画出逻辑电路图。,30,4用与或非门设计组合逻辑电路,例4-8 真值表如表4-6所示，试用与或非门实现该真值表对应的逻辑功能。解：（1）根据真值表写出逻辑函数的反函数的“最小项之和”的表达式并化简。,31,（2）写出原函数最简与或非式,32,（3）根据逻辑函数表达式画出逻辑电路图,33,例4-9 某大学东、西两校区举行联欢会，入场券分红、黄两种，东校区学生持红票入场，西校区学生持黄票入场。会场入口处设一自动检票机：符合条件者可放行，否则不准入场。试设计该逻辑电路。,34,小结：如何将“与或”表达式转换为：（1）与非与非形式？（例4-4）（2）或非形式？（例4-6）（3）与或非形式？（例4-8）如果不采用例4-6的方法，可先将“与或”表达式转换为与或非形式（例4-8），再转换为或非形式。,35,例子：下面5种形式是等效的：,36,4.3 编码器,主要内容：编码器的概念由门电路构成的三位二进制编码器由门电路构成的二-十进制编码器优先编码器的概念典型的集成电路编码器74LS148及74LS147(重点),37,制药厂药片瓶装生产线控制系统部分电路,38,编码器的概念,将具有特定含义的信息（数字或符号）编成相应的若干位二进制代码的过程，称为编码。实现编码功能的电路称为编码器。,M个输入端：分别代表不同含义的M个输入信号；n个输出端：对应每个输入信号的n位代码。,39,编码过程：对某个输入信号进行编码，就是使该信号输入端有效，同时使其他信号输入端无效。这时编码器输出端并行输出对应的n位二进制代码。,输入信号有效分为两种：高电平有效和低电平有效。结论：编码器在任何时刻只能对一个输入端信号进行编码。,40,二进制编码器,用n位二进制代码对 个信号进行编码的电路称为二进制编码器。,1三位二进制编码器,如下图所示是3位二进制编码器的框图。,由于编码器在任何时刻只能对一个输入端信号进行编码，所以不允许两个或两个以上输入端同时存在有效信号。,41,简化真值表,为什么可以简化？,42,输出端的最简与或表达式为：,43,根据上述各表达式可直接画出3位二进制编码器的逻辑电路图。,44,2集成优先编码器,优先编码器事先对输入端进行优先级别排序，在任何时刻仅对优先级别高的输入端信号响应，优先级别低的输入端信号则不响应。如图所示是8-3线优先编码器74LS148的逻辑符号和引脚图。,45,（1）输入编码信号是高电平有效，还是低电平有效？（2）输入编码信号优先级从高到低是（）？,74LS148的真值表（可从集成电路手册中查到）,46,从真值表中可获取如下信息：编码信号输入脚、代码输出脚 和其它 辅助信号脚；编码信号输入脚是低电平还是高电平有效？代码输出脚是原码还是反码输出？编码信号输入脚的优先级别？集成电路的基本逻辑功能？集成电路的其它辅助功能？,47,该编码器有8个信号输入端、3个代码输出端、1个输入使能端、1个输出使能端和1个输出扩展端：,48,（1）74LS148输入端为低电平有效，输出端以反码的形式表示。（2）EI为输入使能端。低电平有效。EI=1时不管输入端是否有效，输出端均为高电平，编码器处于“非工作状态”；而EI=0时，编码器处于“工作状态”。,49,（3）EO为输出使能端，低电平有效。当EI=0且输入端无有效信号时，EO=0。故EO=0表示编码器处于工作状态，但此时“无编码信号输入”。,50,（4）CS为输出扩展端，低电平有效。当编码器处于工作状态且“有编码信号输入”时，CS0。故CS 0表示编码器处于工作状态，且“有编码信号输入”。,51,例4-11 用二片8-3线优先编码器74LS148扩展为 16-4线优先编码器，逻辑电路图如图所示。试分析其工作原理。,52,二十进制编码器,用二进制码表示十进制数的编码器称为二十进制编码器。,常用四位二进制码组成8421BCD码来表示十进制数。,常用的集成二十进制优先编码器有10-4线8421BCD编码器74LS147。,53,74LS147真值表,74LS147的优先级别从9至1递降；输入端为低电平有效；当输入端19均无效时，表示对0进行编码；输出端均以反码的形式出现。,54,4.3.4 编码器应用举例,例4-10 如图所示 是用十个按键、74LS147及非门组成的一个简单的键盘编码器，试分析其工作原理。,55,上述电路具体实现的功能见下表所示真值表,56,4.4译码器,主要内容译码器的概念由门电路构成的三位二进制译码器 三位二进制集成译码器74LS138二-十进制集成译码器74LS42用集成译码器构成组合逻辑电路共阴极和共阳极数码显示管显示译码器74LS47、74LS48和CD4511,57,译码器的概念,把具有特定含义的二进制代码“翻译”成数字或字符的过程称为译码，实现译码操作的电路称为译码器。根据功能可分为：二进制译码器、BCD码译码器和显示译码器。,58,n个输入端：代表一组具有特定含义的n位二进制代码M个输出端：分别对应输入端的不同代码所表示的信息。译码过程：当输入端输入一组n位二进制代码时，M个输出端中就有一个（且只有一个）输出端有效，而其他输出端均无效。,59,结论：译码器在任何时刻只有一个输出端有效，该输出端代表此时输入端二进制代码所表示的信息。输入信号有效分为两种：高电平有效和低电平有效。,60,4.4.2 二进制译码器,二进制译码器通常有n个输入端，个输出端。,n个输入端组成的代码值确定后，个输出端中总有一个（且只有一个）为高电平（或低电平），其余为低电平（或高电平）。,61,表4-15 三位二进制译码器真值表,它有三个输入端A2、A1、A0，用于输入三位二进制代码;有八个输出端Y0Y7，为八个互斥的信号。它是通过输出端的逻辑高电平来识别不同的输入代码的，这称为“输出高电平有效”。,问题：如果是“输出低电平有效”，则真值表如何变化？,62,问题：如果是“输出低电平有效”，则表达式如何变化？,63,三位二进制译码器的逻辑电路图如图所示。,64,常用的集成三位二进制(3线-8线)译码器有74LS138，它的逻辑符号和引脚图如图所示。,65,74LS138的真值表（可从集成电路手册中查到）：从真值表中可获取如下信息：分清 输入脚、输出脚 和 控制脚？输出脚是低电平还是高电平有效？各输出端的逻辑表达式？集成电路的基本逻辑功能？控制脚的逻辑功能？,66,表4-16 74LS138的真值表,G2=G2A+G2B,67,A2、A1、A0为二进制译码输入端；Y0Y7为译码输出端（低电平有效）；G1、G2A、G2B为选通控制端：当G11、G2A+G2B=0 时，译码器处于工作状态；当G10或G2A+G2B=1时，译码器处于禁止状态；各输出端的逻辑表达式：,一个3线8线译码器能产生三变量函数的全部最小项的非。,68,74LS138的应用举例,用74LS138组成脉冲信号变换电路,69,二十进制译码器,将输入的4位8421BCD码翻译成09十个十进制数的电路称为二-十进制译码器。由于二-十进制译码器有4个输入端，10个输出端，所以又称为4线-10线译码器。,常用的集成二-十进制译码器为74LS42：,70,表4-17 4线-10线译码器74LS42的真值表,71,74LS42的输出逻辑表达式为,72,4.4.4 用译码器实现逻辑函数,原理：对于二进制译码器，其输出端产生输入端变量的全部最小项（或最小项的非）；而任何一个逻辑函数都可变换为若干个最小项之和的形式；因此，利用二进制译码器加上门电路可以实现单输出或多输出的任何逻辑函数。,73,例 4-12用译码器74LS138和与非门实现逻辑函数：F（A，B，C）=AB+BC,74,例 4-13用译码器74LS138和与非门设计一位加法器电路。,75,显示译码器,显示译码器是不同于上述译码器特点的另一种译码器。它可将二进制代码表示的数字或符号通过数码显示器显示出来。,1七段数字显示器（数码管）,共阳极,共阴极,76,77,78,a,b,c,d,f,g,a b c d e f g,1 1 1 1 1 1 0,0 1 1 0 0 0 0,1 1 0 1 1 0 1,e,共阴极数码管,79,2七段显示译码器,用来驱动七段数字显示器的译码器称为七段显示译码器。（1）输出为低电平有效，和共阳极数码管搭配，如：74LS47；（2）输出为高电平有效，和共阴极数码管搭配，如：74LS48、CD4511 或74HC4511(CMOS器件)。,80,74LS48真值表,81,74LS48真值表,（1）试灯输入LT低电平有效。当LT0时，数码管的七段应全亮，而与输入信号无关。本输入端用于测试数码管的好坏。,82,74LS48真值表,（2）动态灭零输入RBI低电平有效。当输入全为0时，如果LT1，RBI0，此时输出不显示，即0字被熄灭；如果LT1，RBI1，则输出正常显示“0”。而当输入不全为0时，输出正常显示。,83,（3）灭灯输入和动态灭零输出BI/RBO 有时用作输入，有时用作输出。当作为输入使用，且BI/RBO0 时，不管输入为何，数码管七段全灭；当作为输出使用时，受控于LT和 RBI。,84,（4）正常译码显示：LT=1，BI/RBO=1，RBI=1（即三个控制端均无效）时，对输入为十进制数09的BCD码进行正常译码显示。,85,另一种常用的显示译码器,86,CMOS七段显示译码器74HC4511功能表,87,CMOS七段显示译码器74HC4511功能表(续),88,4.4.6 译码器应用举例,例4-14 下图是将3-8译码器74LS138扩大为4-16译码器的逻辑电路图。试分析其工作原理。,89,例4-16 用74LS147、74LS48和七段数码管组成一个09的数码显示电路。,90,4.5数据选择器与数据分配器,主要内容数据选择器的概念数据选择器的应用及其功能扩展用数据选择器构成单输出的组合逻辑电路数据分配器的概念,91,数据选择器,数据选择器是在控制信号作用下，从多路输入端中选择其中一个输入端的数据作为输出的电路。又叫做多路开关或多路选择器。,92,实际应用中常用的集成数据选择器有：四二选一数据选择器74LS157；双四选一数选择器74LS153；八选一数据选择器74LS151；十六选一数据选择器74LS150等。,93,当G=1时，Y=1。无效输出。,当G=0时，Y的表达式为:,结论：数据选择器的输出端提供了地址变量的全部最小项。,74LS151真值表,94,用数据选择器实现逻辑函数,例 417 用一片八选一数据选择器74LS151实现组合逻辑函数,解：首先将逻辑函数变换成最小项之和的标准形式,而八选一数据选择器输出信号的表达式：,比较L和Y，得：,95,画出如图所示的逻辑电路图。,96,例418 试用四选一数据选择器实现逻辑函数,解：因为四选一数据选择器只有两个地址变量，而上述逻辑函数有三个输入变量。因此首先将逻辑函数变换成两个输入变量（如A、B）的最小项之和形式：,而四选一数据选择器输出信号的表达式,将A、B作为地址输入变量并比较L和Y可得,97,画出如图所示的逻辑电路图。,98,数据选择器的位扩展：,99,数据选择器的字扩展：2片8选1构成1片16选1,100,4.5.3 数据分配器,数据分配器能把一个输入端信号根据需要分配给多路输出中的某一路输出。它的作用实际上相当于一个多个输出的单刀多掷开关。,101,数据分配器可由带使能输入端的二进制译码器来实现。,102,4.6 加法器,主要内容半加器及全加器电路两种多位加法器加法器的应用及其功能扩展二进制减法运算电路,103,半加器,能对两个1位二进制数进行相加而求得和及向高位进位的逻辑电路称为半加器。,半加器的输出逻辑函数表达式为,104,4.6.2 全加器,能对两个1位二进制数进行相加并考虑低位来的进位求得和及向高位进位的逻辑电路称为全加器。,全加器的输出逻辑函数表达式为：,105,4.6.3 多位加法器,实现多位二进制数相加的电路称为加法器。按进位方式不同可分为：串行进位加法器和超前进位加法器。,1串行进位加法器,106,2并行进位加法器（超前进位加法器）,107,加法器的应用,例 421 采用四位全加器完成8421BCD码到余3码的转换。解：由于8421BCD码加0011即为余3码，所以其转换电路就是一个加法电路。,108,例4-22试用四位全加器构成一位8421BCD码的加法电路。解：由于四位二进制数相加与两个一位十进制数相加的进位率(16和10)不一样，所以得到的和值要进行修正，当和的结果大于9时，应修正加6，和的结果小于等于9时则可不修正，应加0。故修正电路应含有一个判9电路，当和数大于9时对结果加0110，小于等于9时加0000。,109,110,4.7 比较器,主要内容 数值比较器的概念一位数值比较器电路集成数值比较器74LS85及应用,111,用来完成两个二进制数A、B大小比较的逻辑电路称为数值比较器，简称比较器。其比较结果有AB、AB、A=B 三种情况。,4.7.1 1位数值比较器,112,4.7.2 集成数值比较器,4位数值比较器74LS85,113,4.7.3 集成数值比较器应用举例,如图所示为两片四位二进制数值比较器串联扩展为八位数值比较器。,114,5片四位二进制数值比较器并联扩展为16位数值比较器。,