微处理器-引脚与工作模式.ppt

2.3 8086CPU的引脚信号及工作模式,主要内容：,8086CPU的引脚及其功能 8086/8088的两种工作模式,重点：,8086最小模式下的引脚功能及总线生成（配置）,认识8086/8088CPU,40引脚双排直插式,8086/8088CPU芯片引脚图,引脚物理排列示意图,8086CPU的引脚信号分类,控制与状态信号引脚,数据信号引脚,地址信号引脚,16条地址/数据分时复用引脚,电源与时钟,引脚分类功能,引脚完成CPU与外部硬件（内存、I/O接口等）数据及信号的传送与交换地址信号引脚（A0A19）：与地址总线连接,传送地址信息数据信号引脚（D0D15）：与数据总线连接,传送数据信息控制与状态信号引脚（RD、WR等）：与控制总线连接,传送控制和状态信号电源（Vcc）、地（GND）、时钟（CLK）等：提供CPU工作条件,区分8086CPU和8088CPU引脚的不同之处,有3处不同：1、外部数据总线宽度不同8086为16位（D0D15），8088为8位（D0D7）2、8086有BHE信号引脚（第34脚），8088无（第34脚为SSO）3、存储器/IO接口读写选择信号电平极性不同：8086为M/IO，8088为IO/M,区分8086/8088,BHE为奇偶地址存储体“片选”信号,8086/8088CPU两种工作模式简介,8086/8088CPU有两种工作模式最小模式系统中只有一个8086（或8088）CPU。所有总线控制信号都直接由8086/8088CPU产生，系统的总线控制逻辑电路最少。适用于由单一微处理器（CPU）组成的“小系统”（如小的专用系统）最大模式系统中有两个以上的微处理器（CPU）一些控制信号由总线控制器8288产生适用于组成“大系统”，如台式机。最大、最小模式的选择由引脚MN/MX确定MN/MX=1：CPU工作于最小模式；MN/MX=0：CPU工作于最大模式,8086CPU最小模式下的引脚信号介绍,学习引脚的意义通过引脚，CPU与其他部件连接，以实现信息的传输了解CPU的引脚信号对用户是十分重要的。如设计系统、学习新型的或其他的微处理器。学习每个（类）引脚时，重点关注：定义（名称）方向（单向、双向)电平有效极性（高电平，低电平等）状态（双态、三态信号)功能与其他部件的连接,8086CPU最小模式下的引脚信号介绍,1、地址、数据信号引脚（引线）（1）AD15AD0：定义：分时复用的地址/数据引脚（引线）方向：双向三态功能：传输地址或数据当执行对存储器或IO接口读/写操作时，首先作为地址引脚输出16位地址A15A0，待地址信号稳定（被锁存）后，自动切换为双向数据线使用，传输16位数据。与其他部件连接经过分离以后，分别与内存或IO接口的地址线A15A0、数据线D15D0连接,8086CPU最小模式下的引脚信号介绍,(2)A19/S6A16/S3定义：分时复用的地址/状态信号引脚方向：输出三态功能：输出最高4位地址A19A16或状态信息CPU对内存读/写时，输出最高4位地址A19A16，与A15A0组成20位物理地址。其他时间输出状态信息（见教材33页）对外连接与存储器的地址信号线连接,8086CPU最小模式下的引脚信号介绍,2、控制信号引脚（1）BHE定义：高8位数据总线有效信号引脚低电平有效输出三态功能：用于选择奇地址存储体。它与A0配合实现CPU与内存按字或字节传输对外连接连奇地址存储体的片选信号端（SEL）,8086CPU最小模式下的引脚信号介绍,2、控制信号引脚（2）RD定义：读控制信号引脚低电平有效输出三态功能：有效时，表示CPU正在执行对存储器或IO接口的读操作。对外连接连存储器或IO接口的RD（或OE）端,8086CPU最小模式下的引脚信号介绍,2、控制信号引脚（3）WR定义：写控制信号引脚低电平有效输出三态功能：有效时，表示CPU正在对存储器或IO接口进行写操作。对外连接：连存储器或IO接口的WR（或WE）端,8086CPU最小模式下的引脚信号介绍,2、控制信号引脚（4）M/IO定义：对存储器/IO接口访问时的选择信号引脚输出三态功能：CPU区分对存储器访问还是对IO接口访问。为低电平（M/IO=0）时：CPU访问存储器（M）；当为高电平（M/IO=1）时：访问IO接口（IO）。对外连接：一般连接存储器或IO接口的片选信号（CS）,M/IO与RD、WR的组合实现对存储器、IO接口的读写操作：,单项选择题当8086CPU发出的控制信号为M/IO=1、RD=0、WR=1时，CPU完成的操作是（）A.对内存写 B.对内存读 C.对I/O端口读 D.对I/O端口写,8086CPU最小模式下的引脚信号介绍,2、控制信号引脚（5）ALE定义：地址锁存允许控制信号引脚输出高电平有效（正脉冲，其下降沿为锁存信号）功能：对当前16位地址/数据复用总线上输出的地址信号和BHE信号进行锁存，从而实现地址和数据信号的分离。对外连接：连接地址锁存器（8282）的选通信号（STB）端。,8086CPU最小模式下的引脚信号介绍,2、控制信号引脚（6）DT/R定义：数据收发（传输方向）控制信号引脚输出三态功能：CPU用于控制数据传输方向。为高电平（DT/R=1）时：表示由CPU输出数据，为低电平时，CPU接收数据。对外连接：连接数据总线的双向数据收发器（如8286）的方向控制信号（T）端。,8086CPU最小模式下的引脚信号介绍,2、控制信号引脚（7）DEN定义：数据传输允许控制信号引脚输出低电平有效三态功能：有效时表示CPU允许其他部件发送或接收数据，无效时CPU禁止发送或接收数据对外连接：连数据收发器（8286）的允许输出信号（OE）端。,补充例题,问答题：在最小模式下，当8086CPU要向内存写入一个规则字（如1234H）时，下列控制信号应输出什么电平？RD、WR、M/IO、DT/R、DEN、ALE、BHE,8086CPU最小模式下的引脚信号介绍,2、控制信号引脚（8）MN/MX定义：CPU最小、最大模式设置信号引脚输入功能：当为低电平（接地）时，设置CPU工作于最大模式；为高电平（接+5V）时，设置CPU工作于最小模式。,8086CPU最小模式下的引脚信号介绍,2、控制信号引脚（9）RESET定义：系统复位信号引脚输入（由外部复位电路产生）高电平有效功能：有效时，使CPU完成复位，重启系统。复位包含以下工作：一些寄存器（如FR、IP、DS、SS、ES等）被清零；清空指令队列CS寄存器置为FFFFH，IP置为0000H。即CPU复位后从物理地址FFFF0H处开始执行程序（指令）,单选题：8086CPU在复位重新启动时，执行的第一条指令的物理地址为。A.00000H B.FFFFFH C.FFFF0H D.0FFFFH,8086CPU最小模式下的引脚信号介绍,2、控制信号引脚（10）READY定义：“准备好”信号引脚（协调CPU与内存或IO接口进行数据传输的联络信号）输入（由内存或IO接口送来）高电平有效功能：当CPU收到READY为高电平信号时，表明内存或IO接口已准备就绪，CPU可以读写数据；否则，CPU不可以读写数据，等待。当快速的CPU与慢速的内存或IO接口之间传输数据时，CPU必须先判断该信号。对外连接：连存储器或IO接口的“准备好”电路。,8086CPU最小模式下的引脚信号介绍,3、电源与时钟引脚（1）Vcc、GND（2）CLK 由时钟电路（如8284芯片）提供CPU的工作时钟，用于内部定时。,2.3.2 最小工作模式下总线生成（最小系统配置）,在最小模式的系统中，还有其他支持系统工作的硬件组件（地址锁存器8282、数据收发器8286等）8086CPU外部引脚中有16条分时复用的地址/数据信号线AD15AD0。需分离！CPU的驱动能力（所带门电路的个数）有限。需要驱动。方法：采用3态驱动的锁存器（如8282、74LS373等）对地址信号进行锁存（分离）与驱动采用3态驱动的双向数据收发器（如8286、74LS245等）对数据信号进行驱动、隔离、传输方向控制。,2.3.2 最小工作模式下总线生成（最小系统配置）,地址锁存器8282的功能特性具有8个数据输入8个数据输出的3态驱动的锁存器STB：选通控制信号。为高电平（“1”）时：锁存器输出端将随输入端变化；为低电平（“0”）时：输出端将被锁存在已经建立起的数据电平上（即输出端不再随输入端变化！）,锁存器8282的功能表,8282,I1,I2,I8,O1,O2,O8,STB,OE,地址,(CPU)ALE,2.3.2 最小工作模式下总线生成（最小系统配置）,数据收发器8286的功能特性8输入输出、双向、3态、驱动T：方向控制信号,输入OE：“输出允许”控制信号,A1,A2,A8,B1,B2,B8,T,OE,(CPU)DT/R,(CPU)DEN,8286,CPU在最小模式下的总线生成（配置）,A19A0,D15D0,地址锁存与数据收发工作原理,以读存储器为例：CPU首先输出20位地址信号A19A0、ALE为高（“1”），地址通过锁存器8282输出（此时输出随输入变化）。当ALE由10时，8282锁存输出的地址信号，地址信号稳定。CPU的分时复用的引脚AD15AD0作为数据线，经过数据收发器8286数据总线D15D0，实现与内存的数据传输。地址与数据信号被分离。CPU通过数据收发器和数据线D15D0与存储器传输数据（以读为例），发出以下控制信号：DEN=0、DT/R=0、M/IO=1、RD=0、BHE=0（规则字）,总结8086CPU最小模式下总线的形成方法,地址总线（AB）的形成：通过地址锁存器8288（3片），在CPU的ALE信号控制下，完成20位地址信号A19A0和BHE信号的锁存输出。（完成地址信号与数据信号分离）数据总线（DB）的形成：AD15AD0直接与数据收发器8286（2片）相连，由CPU的DT/R和DEN信号控制。（注意它的驱动、隔离功能）控制总线（CB）的形成由CPU的控制信号引脚直接引出,课后作业,习题22.12.42.62.72.9,CPU的最大模式(多处理器模式)下的引脚信号,系统中一般包括多个微处理器；其中8086/8088为主处理器，其他的为后援处理器(协处理器)MN/MX引脚接地，CPU即被设置为最大模式最大模式下总带有一个总线控制器8288；总线的控制信号由CPU和8288共同产生8288的基本作用是替代CPU的总线控制功能；使总线控制的能力更强大；输入的是CPU送出的“状态信号”；而输出的是“控制信号”,CPU在最大模式下的总线生成与配置,总线控制器8288,状态信号输入:状态输入信号S2、S1、S0 由8086CPU送来总线控制器8288接收8086CPU发出的S2、S1、S0 后，发出相应的总线命令信号,总线控制器8288,命令信号输出:总线控制器8288接收CUP送来的状态信号 S2、S1、S0 后，发出相应的命令信号，以实现对存储器和I/O接口的读/写操作命令信号都是低电平有效,总线控制器8288,控制信号输入(来自其他芯片)CLK时钟信号；与CPU使用相同时钟，同步CEN命令允许信号；低电平时，所有由8288发出的命令信号及部分控制信号均“无效”AEN地址允许信号；用于多总线结构，控制多总线的同步IOB总线方式控制信号；低电平时8288工作于系统总线方式；高电平时为I/O总线方式,总线控制器8288,控制信号输出:总线控制器8288的输出控制信号包括：ALE 为地址锁存允许信号 DEN 为数据总线允许信号 DT/R 为数据发送/接收信号 MCE/PDEN 具有两种功能：当8288为系统总线方式，用MCE作为级联允许信号；当8288为I/O总线方式，用PDEN 作为外设数据传送允许信号,总线控制器8288,总线控制器8288根据CPU送来的状态信号S2 S1 S0（对其译码）发出对存储器和I/O操作的控制信号。,CPU的最大模式(多处理器模式)下的引脚信号,RQ/GT0：总线请求/总线请求允许 RQ/GT1：总线请求/总线请求允许供CPU以外的两个协处理器用来发出使用总线的请求以及接收CPU对请求的回答；其中RQ/GT0的优先权高于RQ/GT1双向传递信号，输入是请求；输出是响应；均低电平有效,CPU的最大模式(多处理器模式)下的引脚信号,CPU的最大模式(多处理器模式)下的引脚信号,LOCK：总线封锁信号,当其有效时,别的总线主设备不能占用总线；为CPU独占QS1,QS0：指令队列状态信号,意义如下:QS1 QS0 0 0 无操作 0 1 从指令队列中第一字节中取走代码 1 0 队列空 1 1 除取走第一字节外,还取走 了后续字节中的代码,引脚内容的小结,复用传送与单一传送双向传送与单向传送双态信号传送与三态信号传送传送地址信号传送数据信号传送控制操作信号传送电源与时钟信号,控制数据传送控制中断的请求与响应系统的工作状态信号部分信号与工作模式有关,引脚信号的图示,