工程电磁场课后解答.ppt

第五章 触发器,5.1.1 R、S输入高电平有效,5.1.3 画同步RS触发器输出波形（CP=1）,5.1.6 分析由与或非门组成的同步RS触发器功能,5.1.10 分析各种结构触发的翻转特点,基本RS触发器：没有CP信号，Q状态由R/S直接决定；同步触发器：有CP信号控制，高(低)电平期间Q状态保持，(高)低电平期间Q状态由输入端决定；主从触发器：动作分两步,CP=1(0)时主触发器接收信号，从 触发器不变；CP下降沿(上升沿)到来，主触发 器保持，从触发器翻转，CP=0(1)后，主从触 发器都不再翻转而保持。边沿触发器：触发沿前接收输入信号，触发沿时候翻转，触 发沿后封锁信号。,5.2.1 画输出波形,Q1,Q2,5.2.4 画输出波形,Q1Q2Q3Q4,5.2.8 画输出波形,5.2.11 触发器转换,6.1.1 由状态表作状态图,6.1.3 由状态图作状态表,6.1.5电路的初始状态为01，当序列X=100110时，求该 电路输出Z的序列。,解：011010,6.2.5 同步时序电路分析,6.2.9 异步时序电路分析,可自启动的异步七进制计数器,6.3.3 用同步结构实现状态度，要求电路最简，采用正边沿JK触发器。,解：(1)画出状态表,(2)列出真值表,(3)写出逻辑表达式,（4）画出电路图,6.3.7 用正边沿D触发器实现1101序列检测器,7.1.3 试用负边沿D触发器组成4位二进制异步加计数器，画出逻辑图。,7.1.4 试用正边沿D触发器组成3位二进制同步加计数器，画出逻辑图。,规律：,加：,减：,7.1.7 试用正边沿D触发器和门电路设计一个同步三进制减计数器。,7.1.9 分析计数器改制电路,7.1.11 分析计数器改制电路,异步清零反馈法译码反馈状态(过渡状态)：1010,有效状态：00001001 结论：十进制,同步预置反馈法译码反馈状态：1010预置起始状态：0000,有效状态：00001010 结论：十一进制,7.1.14 74290用两种不同方法实现六进制,(2)异步置九法,(1)异步清零法,0 5 6(0110),90 12345(0101),7.1.16 分析计数器电路,改制方法：整体清零反馈法(异步)片间级联方式：并行进位,译码反馈状态：1010 1110有效计数起始状态：0000 0000 1010 1101(173)M=174,(1)异步清零法:,反馈状态(24)D=(18)H=(0001 1000)B,(1)同步预置法:,反馈状态(23)D=(17)H=(0001 0111)B,7.1.18 用74161采用两种不同方法构成24进制。,7.2.2 试用两片74194构成8位双向移位寄存器。,并联,