可编程逻辑器件(h).ppt
数字电子技术基础实用教程,内容提要PLD的特点FPLA和GAL的结构、工作原理及应用FPGA的结构、工作原理及应用,双 语 对 照,可编程逻辑阵列 Programmable Logic Array(PLA)通用阵列逻辑 Generic Array Logic（GAL）在系统可编程 In System Programming（ISP）可擦除可编程逻辑器件 Erasable PLD（EPLD）现场可编程门阵列 Field Programmable Gate Array(FPGA),复杂可编程器件 Complex Programmable Device（CPLD）单片可编程系统 System on Programmable Chip（SoPC）逻辑宏单元结构 OLMCOutput Logic Macro Cell,双 语 对 照,9.1 可编程逻辑器件PLD概述,多次编程器件：允许对编程后的芯片进行擦除、再编程。适用于开发研制阶段或小批量产品。,可编程逻辑器件 PLD(Programmable Logic Device):一种半用户定制集成电路。即设计者能将自己设计的逻辑功能配置到其中，特别适合产品开发期内使用。,按编程的方式分类：,一次性编程器件：只允许对器件编程一次，编程后不得修改。特点是集成度和可靠性高，适用于小批量产品；,FPGA：现场可编程门阵列（Field Programmable Gate Array）用静态存储器（SRAM）存储配置信息。更高密度、更高速度，逻辑规模极大。不存在擦除问题，但断电后信息会丢失。需在上电时从片外 ROM 读入逻辑配置信息。,按配置信息存储方式分类：,CPLD：复杂可编程逻辑器件（Complex PLD）用EEROM存储配置信息。高密度、高速度、低功耗，能反复多次电擦除编程，价格低廉，但逻辑规模不及FPGA；,(Programmable Logic Device)是一种大规模集成电路芯片，它可以根据用户的实际要求，由用户或集成电路厂商对其进行编程，从而制造符合用户要求的专用电路，是一种半定制的器件，可以做成ASIC芯片,1、PLD器件特点,Application SpecificIntegrated Circuit,在系统中采用PLD器件，具有如下优点：功能集成度高；系统设计时间大大缩短；设计灵活。速度快,2、PLD 器件的分类,具有在系统可编程的特点(isp),低密度（少于1000门）,高密度（大于1000门以上）,FPGA,CPLD（与阵列可编程）,PROM(或阵列可编程)PLA(或阵列可编程)PAL(与、或阵列均可编程)GAL(与阵列可编程),生产可编程逻辑器件的主要厂家以及主要产品：ALTERA，AMD，LATTICE，XILINX等。ALTERA(MAX5000/7000系列，Flex 10k系列)；AMD(MACH 1/2/3/4系列)；LATTICE(PLSI/ISPLSI1000/2000/3000);XILINXXC4000系列,3、PLD开发环境,PLD的开发系统由硬件和软件两部分组成：,新一代的在系统可编程（ISP）器件的编程不需要使用专门的编程器，只要将计算机运行产生的编程数据直接写入PLD就可以了。,硬件部分：计算机和专门的编程器。软件部分：各种编程软件。,4、PLD的基本结构,输入功能:,输入缓冲器,产生输入变量的原变量和反变量,与阵列：,与门阵列,产生输入变量的与项(乘积项),或阵列：,或门阵列,将与阵列输出的乘积项有选择的进行或运算，形成与或式，实现函数,输出功能：,三态门 寄存器,产生输出信号，提供反馈信号,组成,功能,表示方法,8.2、可编程阵列逻辑PAL,PAL是较早的一种可编程逻辑器件。采用双极型工艺制作，熔丝编程方式。由可编程的与阵列、固定的或阵列和输出电路构成。,1、PAL的基本结构,若要用PAL实现逻辑函数：,则编程后的PAL为：,除了前面的专用输出结构，PAL还有可编程I/O输出结构；寄存器输出结构；异或输出结构,可编程I/O输出结构,寄存器输出结构,2、PLA的基本结构与应用,可编程逻辑阵列PLA由可编程的“与”阵列和可编程的“或”阵列组成。容量为“与”阵列数和“或”阵列数的乘积。,PLA的应用,8.3、通用逻辑器件GAL,一、GAL的特点,GAL16V8的结构,二、GAL的基本结构与应用,输入口,时钟信号输入,逻辑宏单元,输入/输出口,三态控制,可编程与阵列,固定或阵列,GAL16V8简介：,由GAL16V8的逻辑电路图可知，电路包括一个可编程的“与”阵列，其容量为3264位，8个输出逻辑宏单元OLMC，10个输入缓冲器，8个三态输出缓冲器和8个反馈缓冲器。,GAL16V8的结构控制字：,GAL16V8中OLMC的各种配置都是由结构控制字进行控制的。结构控制字为82位二进制码。,GAL16V8的OLMC,同步位SYN和结构控制位AC0，AC1(n)的不同组合，产生OLMC的5种工作模式：专用输入模式；专用组合型；反馈组合型输出；时序电路中的组合输出；寄存器型输出。使用相应的开发软件可将GAL器件中的OLMC设置成上述各种工作模式，并能自动检查各引脚的功能。,5种工作模式简化电路：略,8.4、现场可编程门阵列,1、CPLD结构,和PLD相比，CPLD允许由更多的输入和输出信号、更多的乘积项和更多的宏单元。CPLD器件内部含有多个逻辑单元块，每个逻辑块就相当于一个GAL器件，这些器件之间可以使用可编程内部连线实现相互连接。特点是绝大多数CPLD具有ISP功能，并具有更高的密度。,CPLD结构框图,2、现场可编程门阵列FPGA,FPGA是80年代中期发展起来的另一种可编程器件，是基于SRAM的可编程器件。与其它的可编程逻辑器件相比，FPGA不受“与-或”阵列结构上的限制以及含有触发器和I/O端数量的限制，可以靠内部的逻辑单元以及它们的连接构成任何复杂的逻辑电路，更适合实现多级逻辑功能，并且具有更高的密度和更大的灵活性。目前已成为设计数字电路或系统的首选器件之一。,主要产品：1)Xilinx公司的FPGA器件XC4000系列PLCC封装84引脚；2)Altera公司生产的MAX系列的PLCC封装84引脚;Flex 10k的PLCC封装84引脚.,几种开发编程软件简介,ABEL语言，VHDL语言ISP Synario SystemMAX+PLUS,1、ABEL语言,ABEL语言的一种硬件描述语言（HDL）。它是开发可编程逻辑器件的一种高级程序设计语言，由美国DATA I/O公司推出。该语言支持布尔代数方程、状态图和真值表三种逻辑描述方式，利用其开发软件可以完成逻辑源文件的编辑和一系列处理工作，并产生编程数据文件（JEDEC文件）。,ISP Synario System是美国Lattice公司和DATA I/O联合开发的在系统可编程逻辑器件的开发套件，它为设计者进行可编程逻辑器件的开发提供了一个集成化的设计环境。该套件由三部分组成：1）DATA I/O公司的Synario软件中的输入和逻辑功能仿真软件部分。它包括一个工程项目管理器、原理图编辑器、ABEL-HDL文本编辑器、编译工具、逻辑功能模拟器和波形显示器，完成设计输入与逻辑功能仿真的任务。2）Lattice公司开发的器件适配软件ispDS+Fitter。它主要完成逻辑综合，将逻辑设计适配（布局布线）到设计者选用的具体器中去的任务，并生成JEDEC文件。,2、ISP Synario System,3）Lattice公司开发的菊花链下载编程软件ispDCD。通过它可以将JEDEC文件下载到设计者选用的在系统可编程逻辑器件中去。ISP Synario System是一套完整的电子设计系统，具有设计输入、功能仿真和和编程的功能，支持Lattice公司生产的（is)Plsi1000系列、2000系列的器件和全系列的GAL器件，并能将逻辑设计适配到实际的器件中去，能实现在系统编程。,MAX+plus开发工具是美国Altera公司自行设计的一种软件工具，其全称为Multiple Array Matrix and Programmable Logic User Systems。它具有原理图输入和文本输入（采用硬件描述语言VHDL）两种输入手段，利用该工具所具备的编辑、编译、仿真、综合、芯片编程等功能，将设计电路图或电路描述程序编程基本的逻辑单元写入到可编程的芯片中（如FPGA芯片），做成ASIC芯片。它是EDA设计中不可缺少的一种有用工具，目前在国内使用较为普遍。,3、MAX+plus,能进行任意层次的数字系统设计：对系统中的任一层次，或任一元件的功能能进行精确的时序仿真，精度达0.1ns，因此能发现一切对系统可能产生不良影响的竞争冒险现象；,通过时序仿真，能对迅速定位电路系统的错误所在，并随时纠正；能对设计方案作随时更改，并储存入档设计过程中所有的电路和测试文件；,通过编译和编程下载，能在FPGA或CPLD上对设计项目随时进行硬件测试验证。符合现代电子设计技术规范。传统的数字电路实验利用手工连线的方法完成元件连接，容易对学习者产生误导，以为只要将元件间的引脚用引线按电路图连上即可，而不必顾及引线的长短、粗细、弯曲方式、可能产生的分布电感和电容效应以及电磁兼容性等等十分重要的问题。,利用MAX+plusII进行设计的一般流程,本章小结,可编程逻辑器件（PLD）可以通过编程的方法设置其逻辑功能，具有集成度高、速度快、可靠性高和保密性好等特点，越来越受到人们的喜爱。到目前为止，人们已开发出FPLA、PAL、GAL、EPLD、CPLD和FPGA等。其中，FPGA是目前规模最大、密度最高的可编程逻辑器件。,
