《通信集成电路设计》第02章(A).ppt
2.3 S型时分接线器,S型时分接线器是空间型接线器(space switch)，其功能是完成“空间交换”。即在一根入线中，可以选择任何一根出线与之连通。,2.3.1 S型接线器的基本组成S型接线器由mn交叉点矩阵和控制存储器组成。在每条入线i和出线j之间都有一个交叉点Kij，当某个交叉点在控制存储器控制下接通时，相应的入线即可与相应的出线相连，但必须建立在一定时隙的基础上。,2.3.2 S型接线器的工作原理根据控制存储器是控制输出线上交叉接点闭合还是控制输入线上交叉接点的闭合，可分为输出控制方式和输入控制方式两种。一、输出控制方式图2.13所示为88 S型时分接线器的组成方框图。,二、输入控制方式输入控制方式的S型时分接线器，每条输入线上都配有一个控制存储器，控制该输入线与输出线的所有交叉接点。,电路设计,电路的结构图：以8入8出为例空间开关是个什么样？如何用数字电路的元素来表示？,电路的总体,data_in,clk,程序存储器,输入时钟电路,CPU接口电路,data_out,MBEB,CSB,RDB,WRB,A,D,F0,MF0,reset,8个8选1,module mux(hw0,hw1,hw2,hw3,hw4,hw5,hw6,hw7,out0,out1,out2,out3,out4,out5,out6,out7,sel0,sel1,sel2,sel3,sel4,sel5,sel6,sel7);output 7:0 out0,out1,out2,out3,out4,out5,out6,out7;input 7:0 hw0,hw1,hw2,hw3,hw4,hw5,hw6,hw7;input 2:0 sel0,sel1,sel2,sel3,sel4,sel5,sel6,sel7;reg 7:0 out0,out1,out2,out3,out4,out5,out6,out7;always(hw0 or hw1 or hw2 or hw3 or hw4 or hw5 or hw6 or hw7 or sel0)begin case(sel)3b000:out1=hw0;3b001:out1=hw1;3b010:out1=hw2;3b011:out1=hw3;3b100:out1=hw4;3b101:out1=hw5;3b110:out1=hw6;3b111:out1=hw7;endcase endendmodule,交换部分,module c_ram(wr_clk,wr_en,wr_addr,data_in,rd_clk,rd_en,rd_addr,data_out);input wr_clk,wr_en,rd_clk,rd_en;input 23:0 data_in;input 4:0 wr_addr,rd_addr;output 23:0 data_out;reg 7:0 data_out;reg 23:0 mem 31:0;always(posedge wr_clk)if(wr_en)memwr_addr=data_in;always(posedge rd_clk)if(rd_en)data_out=memrd_addr;endmodule,控制部分,时钟电路,module mf_time(renset,clk,f0,mf0,count_ts_32,count_bit_8,count_mf_16);input renset,clk,f0,mf0;output 4:0 count_ts_32;output 2:0 count_bit_8;output 4:0 count_mf_16;wire en1,en2,en3;ts_32 ts_32(.clk(clk),.reset(reset),.en(en1),.clr(clr1),.count_ts_32(count_ts_32);bit_8 bit_8(.clk(clk),.reset(reset),.en(en2),.clr(clr2),.count_bit_8(count_bit_8);mf_16 mf_16(.clk(clk),.reset(reset),.en(en3),.clr(clr3),.count_mf_16(count_mf_16);assign en1=(count_bit_8=7)？1:0;assign en2=1;assign en3=(count_ts_32=31 endmodule,电路图,clk,reset,f0,mf0,count_ts_32,count_bit_8,count_mf_16,32个时隙计数器,module ts_32(clk,reset,en,clr,count_ts_32);input reset,clk,en,clr;output 4:0 count_ts_32;reg 4:0 count_ts_32;always(posedge clk or negedge reset)begin if(!reset)count_ts_32=5h00;else if(clr)count_ts_32=5h01;else if(en)count_ts_32=count_ts_32+1;endendmodule,每个时隙的8位计数器,module bit_8(clk,reset,en,clr,count_bit_8);input reset,clk,en,clr;output 2:0 count_bit_8;reg 2:0 count_bit_8;always(posedge clk or negedge reset)begin if(!reset)count_bit_8=3h0;else if(clr)count_bit_8=3h0;else if(en)count_bit_8=count_bit_8+1;endendmodule,16个复帧计数器,module mf_16(clk,reset,en,clr,count_mf_16);input reset,clk,en,clr;output 3:0 count_mf_16;reg 3:0 count_mf_16;always(posedge clk or negedge reset)begin if(!reset)count_mf_16=4h0;else if(clr)count_mf_16=4h0;else if(en)count_mf_16=count_mf_16+1;endendmodule,CPU接口电路？-修改,module MICRO(reset,MBEB,CSB,RDB,WRB,A,D,reg_o);input reset,MBEB,CSB,RDB,WRB;input 7:0 A;input 7:0 D;reg 7:0 D_out,latch_A;output 7:0 reg_o;/地址锁存always(ale or A)beginif(ale)latch_A=A;end/寄存器体c_ram c_ram(.wr_clk(wr),.wr_en(1b1),.wr_addr(latch_A),.data_in(D),.rd_clk(clk),.rd_en(1b1),.rd_addr(count_ts_32,count_bit_8),.data_out(reg_o);/intel和motorola接口的统一sel_int sel_int(MBEB,CSB,RDB,WRB,wr,rd);endmodule,/-module sel_int(MBEB,CSB,RDB,WRB,wr,rd);input MBEB,CSB,RDB,WRB;output wr,rd;wire rd1,rd2,wr1,wr2,E,RWB;reg wr,rd;assign E=RDB,RWB=WRB;assign rd1=(CSB|RDB);assign rd2=(CSB)endendendmodule,top,2.4 多级时分交换网络,2.4.1 T-S-T型时分交换网络一、读写方式的T-S-T网络T-S-T交换网络是由输入级T接线器（TA）和输出级T接线器（TB），中间接有S型时分接线器组成。,1奇偶关系2相差半帧的关系反相法二、写读方式的T-S-T交换网络,三、T-S-T交换网络的分析1输入级T接线器和输出级T接线器的安排从原理上讲，输入T级和输出T级采用何种控制方式都是可以的，但是从控制的方便，以及维护管理的角度出发，还是有讨论的必要。2控制存储器的合用由于输入T级和输出T级采用了不同的控制方式，故它们的存储器可以合用。,（1）读写方式的合用从图2.15可以看出，CMA0和CMB0两个控制存储器，一个是在2#单元里存24#地址，一个是在130#单元里存24#地址，这说明两者合用后，只要在相差半帧（或相差一个时隙）的单元地址里写入同样的话音在SM的存放地址就可以了。,（2）写读方式的合用从图2.16可以看出，CMA0和CMB0占用的单元地址是相同的，都是24#单元，只是单元里存放的话音存储器的地址相差半帧。,2.4.2 S-T-S型时分交换网络S-T-S三级时分交换网络是由输入S级、中间T级和输出S级组成，如图2.19所示。2.4.3 其他形式的多级时分交换网络一、T-S-S-T 网络日本NEC公司生产的NEAX-61是典型的T-S-S-T时分交换网络结构。,二、S-S-T-S-S网络S-S-T-S-S是意大利Telettra公司的DTN-1数字交换机的交换网络所采用的结构，这种网络是在两侧各配备两级S型接线器，中间为一级T型接线器。,*2.5 阻塞的概念与计算,2.5.1 阻塞的概念所谓阻塞是指主叫向被叫发出呼叫时，被叫虽然空闲，但由于网络内部链路不通，而使呼叫损失的情况。,2.5.2 阻塞概率的计算以图2.15的T-S-T网络为例，这是一个具有16条输入母线，16条输出母线，每条母线上有256时隙的交换网络。为了降低阻塞概率，就需要增加级间的链路数即内部时隙数。这样低的阻塞概率可以近似地看作为零，即交换网络可认为是无阻塞网络。,
