QuartusII设计向导.ppt

EDA技术及其应用,第3章 QuartusII设计向导,软件下载地址（康草科技下载中心）：,3.1 原理图输入设计方法的特点,进行几乎任意层次的数字系统设计。对系统中的任一层次，或任一元件的功能进行精确的时序仿真，精度达0.1ns。通过时序仿真，迅速定位电路系统的错误，并随时纠正。对设计方案进行随时更改，并储存设计过程中所有的电路和测试文件入档。通过编译和下载，在FPGA上对设计项目随时进行硬件测试验证。如果使用FPGA和配置编程方式，将不会有器件损坏和损耗的问题。符合现代电子设计技术规范。,QuartusII,3.2 原理图输入方式设计初步,3.2.1 建立工作库文件夹和编辑设计文件,（1）新建一个文件夹。,（2）建立原理图源文件编辑窗。,图2-1 选择编辑文件类型,3.2 原理图输入方式设计初步,（3）编辑构建电路图。,图2-2 打开原理图编辑窗,2.2 原理图输入方式设计初步,（3）编辑构建电路图。,图2-3 调入需要的宏功能元件（Symbol）,3.2 原理图输入方式设计初步,（3）编辑构建电路图。,图2-4 两位十进制计数器电路图,3.2 原理图输入方式设计初步,（4）文件存盘。,选择FileSave As命令，找到已设立的文件夹路径为d:MY_PROJECT，存盘文件名为cnt10.bdf。若出现问句“Do you want to create”时，若单击“是”按钮，则直接进入创建工程流程。若单击“否”按钮，可按以下的方法进入创建工程流程。,3.2 原理图输入方式设计初步,2.2.2 创建工程,（1）打开建立新工程管理窗。,图2-5 利用“New Preject Wizard”创建工程cnt10,3.2 原理图输入方式设计初步,（2）将设计文件加入工程中。,图2-6 将所有相关的文件都加入进此工程,3.2 原理图输入方式设计初步,（3）选择目标芯片。,图2-7 选择目标器件EP2C8Q208C8,3.2 原理图输入方式设计初步,（4）工具设置。,图2-8 CNT10工程管理窗,（5）结束设置。,3.2 原理图输入方式设计初步,3.2.3 功能分析,图2-9 74390的真值表,3.2 原理图输入方式设计初步,3.2.4 编译前设置,图2-10 选择目标器件EP2C8Q208C8,（1）选择FPGA目标芯片。,3.2 原理图输入方式设计初步,3.2.4 编译前设置,图2-11选择配置器件的工作方式,（2）选择配置器件的工作方式。,3.2 原理图输入方式设计初步,3.2.4 编译前设置,图2-12 选择配置器件型号和压缩方式,（3）选择配置器件和编程方式。,3.2 原理图输入方式设计初步,3.2.4 编译前设置,图2-12 选择配置器件型号和压缩方式,（4）选择输出设置。,（5）选择目标器件闲置引脚的状态。,3.2 原理图输入方式设计初步,3.2.5 全程编译,图2-13 全程编译后出现报错信息,3.2 原理图输入方式设计初步,3.2.6 功能测试,图2-14 选择编辑矢量波形文件,（1）打开波形编辑器。,3.2 原理图输入方式设计初步,3.2.6 功能测试,图2-15 波形编辑器,（1）打开波形编辑器。,3.2 原理图输入方式设计初步,3.2.6 功能测试,图2-16 设置仿真时间长度,（2）设置仿真时间区域。,3.2 原理图输入方式设计初步,3.2.6 功能测试,图2-17 vwf激励波形文件存盘,（3）波形文件存盘。,3.2 原理图输入方式设计初步,3.2.6 功能测试,图2-18 向波形编辑器拖入信号节点,（4）将工程cnt10的端口信号名选入波形编辑器中。,3.2 原理图输入方式设计初步,3.2.6 功能测试,图2-19 准备给CLK设置时钟,（5）编辑输入波形（输入激励信号）。,图2-20 为CLK设置周期,3.2 原理图输入方式设计初步,3.2.6 功能测试,图2-21 为q设置数制,（6）总线数据格式设置。,3.2 原理图输入方式设计初步,3.2.6 功能测试,图2-22设置好的激励波形图,（6）总线数据格式设置。,3.2 原理图输入方式设计初步,3.2.6 功能测试,图2-23 选择仿真约束和控制,（7）仿真器参数设置。,3.2 原理图输入方式设计初步,3.2.6 功能测试,图2-24 仿真波形输出,（8）启动仿真器。,（9）观察仿真结果。,3.3 引脚设置和下载,3.3.1 引脚锁定,图2-25 Assignment Editor编辑器,按键电路,LED电路,3.3 引脚设置和下载,3.3.1 引脚锁定,图2-26 表格式引脚锁定对话框,3.3 引脚设置和下载,3.3.1 引脚锁定,图2-27 图形式引脚锁定对话框,3.3 引脚设置和下载,3.3.2 配置文件下载,图2-28 选择编程下载文件和下载模式,（1）打开编程窗和配置文件。,3.3 引脚设置和下载,3.3.2 配置文件下载,图2-29加入编程下载方式,（2）设置编程器。,3.3 引脚设置和下载,3.3.2 配置文件下载,图2-30 双击选中的编程方式名,（2）设置编程器。,（3）硬件测试。,3.3 引脚设置和下载,3.3.3 AS模式直接编程配置器件,图2-31 ByteBlasterII接口AS模式编程窗口,1选择编程模式和编程目标文件,2选择接插模式,3AS模式编程下载,3.3 引脚设置和下载,3.3.4 JTAG间接模式编程配置器件,图2-32 选择目标器件EP2C8,1将SOF文件转化为JTAG间接配置文件,3.3 引脚设置和下载,3.3.4 JTAG间接模式编程配置器件,图2-33 选定SOF文件后，选择文件压缩,1将SOF文件转化为JTAG间接配置文件,3.3 引脚设置和下载,3.3.4 JTAG间接模式编程配置器件,图2-34 用JTAG模式对配置器件EPCS1进行间接编程,2下载JTAG间接配置文件,3.3 引脚设置和下载,3.3.5 USB Blaster编程配置器件使用方法,图2-35 安装USB驱动程序,3.3 引脚设置和下载,3.3.5 USB Blaster编程配置器件使用方法,图2-36 设置JTAG硬件功能,作业:,上机练习:数字电路实验讲义上的实验一、实验二、实验三、实验四要求：用抓图软件将你录入的原理图、仿真波形抓下来，放在WORD文档里面。并对仿真的波形进行简要分析。文件格式：学号_姓名_项目名称，如200808054001_郑忠红_实验1，注意是下划线。最后发给学习委员，由学习委员收齐打包压缩后统一发给我。,74LS47（共阳）74LS48（共阴）,用数码管显示上面的两位十进制计数结果，电路该如何设计？,共阳,思考？,1、题目：数字钟逻辑电路设计2、设计要求：I 设计一个具有时,分,秒得十进制数字显示得计时器。II时计数电路要求采用二十四进制，从00开始计到23后在回到00。要求用74LS系列小规模集成器件实现。,利用所学知识，设计数字时钟。,作业：,计数器：7490，7492，74161,数字时钟,GW48PK2 系统结构图信号/与芯片引脚对照表,3.4 层次化设计,3.4.1 8位十进制计数器的设计,图2-37 将原理图设计生成一个底层的单独元件（Symbol）,1.构建元件符号,3.4 层次化设计,3.4.1 8位十进制计数器的设计,图2-38 从当前工程路径中调入元件CNT10,2.构建顶层文件,2.4 层次化设计,2.4.1 8位十进制计数器的设计,图2-39 两位十进制频率计顶层设计原理图文件,2.构建顶层文件,3.4 层次化设计,图2-39 两位十进制频率计顶层设计原理图文件,3.功能分析,图2-41 74374真值表,3.4 层次化设计,3.4.1 8位十进制计数器的设计,图2-42 图2-39的仿真激励波形图，或称矢量波形文件,4.全程编译,5.时序仿真,3.4 层次化设计,图2-43 图2-39的仿真波形图（enb不同脉宽）,图2-44 图2-39的仿真波形图（enb相同脉宽）,3.4 层次化设计,3.4.2 硬件测试与实验,图2-45 将引脚nCEO设定为I/O口,3.5 8位十进制频率计设计,3.5.1 时序控制器设计,图2-46 频率计测频时序控制器电路,2.5 8位十进制频率计设计,2.5.1 时序控制器设计,图2-48 74154真值表,图2-47 7493真值表,3.5 8位十进制频率计设计,3.5.1 时序控制器设计,图2-49 图2-46电路的仿真波形,2.5 8位十进制频率计设计,3.5.2 顶层电路设计与测试,图2-50 测频时序控制电路图5-54 频率计顶层电路原理图,3.5 8位十进制频率计设计,3.5.2 顶层电路设计与测试,图2-51 测频时序控制电路工作波形图5-55 频率计工作时序波形,习 题,3-1.归纳利用QuartusII进行原理图输入设计的流程。3-2.参考QuartusII的Help，详细说明Assignments菜单中Settings对话框的功能。（1）说明其中的Timing Requirements&Qptions的功能、使用方法和检测途径。（2）说明其中的Compilation Process的功能和使用方法。（3）说明Analysis&Synthesis Setting的功能和使用方法，以及其中的Synthesis Netlist Optimization的功能和使用方法。（4）说明Fitter Settings中的Design Assistant和Simulator功能，举例说明它们的使用方法。3-3.概述Assignments菜单中Assignment Editor的功能，举例说明。3-4.传统数字电路实验中，常用插导线的方法连接元件电路。根据已掌握的知识试说明，此种设计方法对系统的正常运行有何不利，为什么？,习 题,3-5.时序仿真和功能仿真有何异同点？3-6.建立时序仿真中VWF文件的激励波形有何需要注意之处？3-7.为什么要FPGA配置器件？对专用配置器件EPCS1，有几种编程方法？如何进行？3-8.如何构建一个多层次设计工程？3-9.在什么情况下必须对设计锁定引脚？锁定引脚有几种方法？如何完成？3-10.详细说明图3-43中各信号波形的功能，并说明，如果没有CLR信号，enb第4个高电平脉冲后，Q等于几？。说明图2-50所示的频率计中的CLR控制信号有何作用。3-11.提出两个新方案，取代图2-46电路的功能（注，输出波形不一定与图3-49相同，但必须能用于图2-50的频率计的正确控制）3-12.提出一个新方案，取代图2-4的功能。3-13基于QuartusII设计平台，用74148和与非门实现8421BCD优先编码器（止于时序仿真）。,习 题,3-14基于QuartusII设计平台，用3片74139组成一个5-24线译码器（止于时序仿真）。3-15基于QuartusII设计平台，用74283加法器和逻辑门设计实现一位8421BCD码加法器电路，输入输出均是BCD码，CI为低位的进位信号，CO为高位的进位信号，输入为两个1位十进制数A，输出用S表示（止于时序仿真）。2-16基于QuartusII设计平台，设计一个7人表决电路，参加表决者7人，同意为1，不同意为0，同意者过半则表决通过，绿指示灯亮；表决不通过则红指示灯亮（止于时序仿真）。3-17基于QuartusII设计平台，自选prim和mf库中的元件设计一个周期性产生二进制序列的序列发生器，用移位寄存器或用同步时序电路实现，并用时序仿真器验证其功能。3-18基于QuartusII设计平台，用D触发器构成按循环码(000-001-011-111-101-100-000)规律工作的六进制同步计数器（止于时序仿真）。3-19基于QuartusII设计平台，应用4位全加器和74374构成4位二进制加法计数器（止于时序仿真）。,习 题,3-20基于QuartusII设计平台，用74194、74273、D触发器等器件组成8位串入并出的转换电路，要求在转换过程中数据不变，只有当8位一组数据全部转换结束后，输出才变化一次（止于时序仿真）。如果使用74299、74373、D触发器和非门来完成上述功能，应该有怎样的电路？3-21基于QuartusII设计平台，用一片74163和两片74138构成一个具有12路脉冲输出的数据分配器。要求在原理图上标明第1路到第12路输出的位置。若改用一片74195代替以上的74163，试完成同样的设计（止于时序仿真）。3-22基于QuartusII设计平台，用同步时序电路对串行二进制输入进行奇偶校验，每检测5位输入，输出一个结果。当5位输入中1的数目为奇数时，在最后一位的时刻输出1。3-23基于QuartusII设计平台，用7490设计模为872的计数器，且输出的个位、十位、百位都应符合8421码权重。3-24基于QuartusII设计平台，用74161设计一个97分频电路，用置0和置数两种方法实现。3-25基于QuartusII设计平台，某通信接收机的同步信号为巴克码1110010。设计一个检测器，其输入为串行码x，输出为检测结果y，当检测到巴克码时，输出1。,实验与实践,3-1 8位十进制频率计设计,3-2 用原理图输入法设计8位全加器,表2-1 半加器h_adder逻辑功能真值表,实验与实践,3-2 用原理图输入法设计8位全加器,图2-52 半加器h_adder电路图,实验与实践,3-2 用原理图输入法设计8位全加器,图2-53 全加器f_adder电路图,实验与实践,3-3 计时系统设计(1)仿照本章给出的完整设计流程设计一个时钟，能计时、分、秒。时、分、秒分别用两位数码管显示。能用键校准时、分、秒。完成实验报告。(2)设计一个定时器。能定时、分；能用键设定时和分。完成实验报告。(3)设计一个秒表。能显示分、秒。分的最大值是59分；秒的最大值是59秒点99。即计秒精度是百分之一秒。用键能控制秒表的清0、开始计时和停止计时。完成实验报告。,3-4 数字系统设计 分别给出以上习题中的3-15、3-16、3-20、3-21、3-22的完整设计流程，包括系统构建、系统设计、时序仿真、引脚锁定、FPGA硬件测试和EPCS配置器件编程。分别完成实验报告。,