MCS51单片机的硬件结构与工作原理.ppt
1,第二章 MCS-51单片机的硬件结构与工作原 2-1 MCS-51单片机的主要性能特点 见P7 1-15小点,2,3,2-2 MCS-51单片机的内部结构 见P8,4,图21 MCS51系列单片机内部结构框图,5,2-3 MCS-51的引脚功能,6,图23 MCS51系列单片机引脚及总线结构(a)管脚图；(b)引脚功能分类,7,8051为双到直插(DIP)40引脚封装.1.主电源引脚 VCC:+5V VSS:接地端2.时钟振荡电路引脚 XTAL1,XTAL2:使用单片机内部振荡电路时,这两引脚用来外接石英晶体.若采用片外振荡器,则XTAL2用于输入时钟信号,而XTAL1接地.3.控制信号引脚,8,RST/VPD:双功能引脚.RST:复位信号输入端.当RST端保持 2个机器周期(24个时钟周期)以上”1”,将使单片机完成复位操作.进入特定的初始状态.VPD:片内备用电源输入端.当主电源掉电时,此引脚输入的”1”,作为备用电源给片内数据存贮器供电.ALE/PROG:双功能引脚,9,ALE:地址锁存允许信号输出端.当访问片外存贮器时.ALE用来控制外部锁存器锁存P0口送出的低8位地址.访问外存时,P2口送高8位地址.且在访问外存期间保持不变.P0口则先送访问外存的低8位地址,然后作为8位数据线使用.因此低8位地址需要锁存.PROG:对8751片内EPROM编程时,编程脉冲输入端.,10,PSEN:外部ROM存贮器的读选通输出信号.当访问外部ROM时,PSEN输出一个负脉冲,作为外部ROM的选通信号.EA/VPP:双功能引脚EA:访ROM控制信号,输入.当EA接”0”时,只能访外ROM.对于8031,因为无内部ROM.所以EA必须接地.且外ROM必须从0000H地址单元开始编址.当EA接”1”时,若地址在0000H-0FFFH之间,CPU访问片内ROM.超出时CPU自动访问片外ROM.此时片内外ROM统一编址.,11,VPP:对8751片内EPROM进行编程时,输入编程电源(+21V).4.四个8位并行I/O口.P0口(P0.0-P0.7)8位漏极开路型双向I/O口.第二功能为,访外存时分时提供低8位地址和作为8位数据线使用.P1口(P1.0-P1.7)内部带上拉电阻的8位准双向I/O口.,12,P2口(P2.0-P2.7)内部带上拉电阻的8位准双向I/O口.第二功能为访外存时,输出高8位地址.P3口(P3.0-P3.7)内部带上拉电阻的8位准双向I/O口.第二功能见P12表2.3,13,14,2-4 MCS-51单片机的存贮器配置 MCS-51单片机的程序存贮器(ROM)空间与数据存贮器(RAM)空间是相互分离开的.属Harvard结构(非冯.诺依曼结构).8051的存贮器组织结构,分三个不同的存贮空间.必须分别采用不同形式的指令进行访问.见P13图2.6.由图可见片内外ROM为统一编址,属同一个存贮地址空间.而片内外数据存贮器则分属两个不同存贮地址空间.,15,16,程序存贮器.*用于存放程序及常数表格.*8051片内驻留有4KB ROM,且可扩展至64KB.片内外统一编址.*由MOVC指令访问.*系统所使用的特定单元见P14表2.5.二.数据存贮器.*相关概念.字节单元:一个单元能存放8个二进制位,其单元地址称为字节地址.,17,位单元:一个单元只能存放1个二进制位,其单元地址称为位地址.*数据存贮器用于存放运算中间结果,设置 特征标志等.*片内:256B,8位地址寻址.片内RAM 128B 特殊功能寄存器区128B,仅用了21B.*片外:可扩展64KB,16位地址寻址.1.片内RAM.(见P15-P16表2.7),18,19,地址00H-7FH.其存贮速度快,是系统的宝贵资源.分为:(1)工作寄存器区*地址范围00H-1FH共32个字节单元.分成4组.第0组:00H-07H.第1组:08H-0FH.第2组:10H-17H.第3组:18H-1FH.每组构成8个8位寄存器.均记作R0-R7.且当前程序只能使用一组,使用哪一组由PSW中的RS1,RS0来选择.(见P17表2.8)并称为当前工作寄存器组.这一特点可使系统具有快速的现场保护和恢复能力.,20,21,*对于当前工作寄存器,既可直接由字节地把址寻址,也可用符号名R0-R7来寻址.例如:当前工作寄存器为第0组.则 MOV 06H,#21H;(06H)21H 与 MOV R6,#21H;R6 21H 两条指令作用相同.,22,(2)可位寻址区.地址范围20H2FH共16个字节单元.特点为既可字节寻地又可位寻址.进行位寻址时共有128个位单元(8*16=128).每一位均有一个位地址,地址范围00H-7FH.且只能在位操作指令中用位地址寻址.例如:SETB 1FH;(1FH)1 即将()H字节单元的()位置1.这里1FH就是位地址.23 D7,23,(3)堆栈,数据缓冲区.地址范围30H-7FH共80个字节单元.只能字节寻址.2.特殊功能寄存器(SFR)区.*8051片内共有21个8位SFR.离散地分布在内部数据存贮器80H-FFH的地址空间中.见P17表2.9*每个SFR都有字节地址,并定义了符号名.访问时既可用字节地址,也可用符号名.,24,例如:MOV E0H,#06H;(E0H)06H 与 MOV A,#06H;A06H 都是将累加器A赋值为06H.*SFR中有11个可位寻址.这11个SFR的特点为,其字节地址可以被8整除.且每位均有位地址.有的还定义了位名.对其进行访问时,既可用位地址,位定义名.还可用”寄存器名.位”.,25,例如:SETB D3H;(D3H)1 SETB RS0;RS0 1 SETB PSW.3;PSW.3 1 三条指令都是将PSW中的D3位置1.*下面简介部分SFR.1.累加器A.是使用最频繁的一个寄存器,许多指令 的一个操作数来源于A,且结果也存于A.例如:ADD A,#10H;A A+10H,26,2.B寄存器.用于乘除法运算,对于其它操作可作为 通用寄存器使用.3.程序状态字寄存器PSW.见P10表2.1表2.2 其中Cy,AC,OV,P这4位的内容由CPU根据当前运算结果自动填写.无符号数运算时关心Cy位,Cy=0无进借位,Cy=1有进借位.且无符号数运算结果总是正确的.,27,28,有符号数运算时关心OV位,OV=0结果正确,OV=1则产生了溢出,结果错误.P标志始终跟踪A的内容.若A中1的个数为奇数个P=1,偶数个P=0.4.堆栈指针SP.复位后SP=07H.用户也可用数据传送指令给SP赋初值.从而设立一个堆栈.在以后的压栈出栈时,SP始终指向栈顶.,29,例如:设A=06H,B=21H.MOV SP,#2FH;SP2FH PUSH A;SP SP+1,(SP)A PUSH B;SP SP+1,(SP)B POP A;A(SP),SPSP-1 POP B;B(SP),SP SP-1 执行完后A=()H B=()H SP=()H 21 06 2F,30,5.数据指针DPTR.它的内容是访问外RAM的地址.由两个SFR DPH和DPL构成.DPTR(16位)DPH DPL6.I/O端口锁存器P0-P3.它们是4个I/O端口P0-P3对应的4个锁存器.7.8051各功能单元与SFR的关系.(1)CPU A,B,PSW,SP,DPTR(DPH,DPL)共6个SFR.而PC在物理结构上是独立的,不属SFR.,31,(2)定时/计数器.TMOD,TCON,THO,TLO,TH1,TL1共6个SFR.(3)并行I/O端口.P0,P1,P2,P3共4个SFR.(4)中断系统 IE,IP共2个SFR.(5)串行口 SCON,SBUF,PCON共3个SFR.,32,2-5 并行I/O口 二.并行I/O口的操作.1.输入时必须先向锁存器写入”1”,否则将损坏端口.2.输出有一般输出和”读改写”输出两种方式,由CPU根据不同指令自行决定输出方式.3.P0口带拉电流负载时,需外接上拉电阻.,33,一.并行I/O口的结构.8051的4个并行I/O口,共32根I/O线引脚.每一根I/O线均能独立用作输入或输出.且具有输出锁存能力.1.P0口.结构见P23图2.13 图中给出的是一位的功能结构.其中锁器就是SFR P0的一位.,34,35,*P0口作I/O使用:此时CPU发内部控制信号为”0”,使与门封锁其输出为”0”.V2截止;另外又通过开关MUX使Q与V1栅极接通.(1)输入(读引脚操作).端口用作输入时,必须先向锁存器写入”1”.使Q为”0”V1截止.引脚处于高阻态.当执行读引脚指令(如:MOV A,P0)时,读信号将下方的三态门打开.数据进入内部总线.P1-P3类同.,36,(2)输出.(a).一般输出 执行一般传送指令,如:MOV P0,A时,进行一般输出.此时写锁存器脉冲加到锁存器CLK端,将内部总线上的待输出数据,经锁存器和输出驱动器送到引脚.又,由于P0口为开路输出(V2截止).因此带拉电流负载时,需接上拉电阻.,37,(b)”读-改-写”输出.当端口处于输出状态时.CPU的某些操作是先将端口原输出数据读入,经过运算修改后再从端口输出.这称为”读-改-写”输出.例如:ANL P0,A;P0 P0*A.注意这里读为读锁存器,而非读引脚.因为若原输出为”1”,负载接三极管的b.由于嵌位作用,引脚为0.7V变成”0”了.对于P1-P3也一样.,38,*P0口作地址数据线使用:(1)输出地址/数据信息.此时CPU发的控制信号为”1”,与门打开.其输出电平由地址/数据信号决定.同时MUX把反相后的地址/数据信号与V1的栅极接通.如是V1,V2构成推拉式输出电路,其负载能力大大加强.(2)输入数据.此时数据从引脚通过下方三态门进入内部总线.在扩展糸统中由于P0作地址/数据线使用,因此无法再作I/O口使用了.,39,2.P1口:见P21 图2.10 由图可见,P1口只能用作I/O.与P0比较有了上拉电阻.因此带拉电流负载时不需外接上拉电阻.又,输入时由于上拉电阻的存在,在没有输入信号时引脚即为”1”,但它可被外部输入的”0”拉成低电平.正因为此所以称为准双向口.P2,P3也都有上拉电阻,因此均有此特点.,40,41,3.P2口.见P22 图2.11 与P1口比较多了一个控制转换部分.可作I/O也可输出高8位地址信息.,42,43,4.P3口.见P22 图2.12(1)作通用I/O口:此时第二功能输出端=”1”,同P1口.(2)用于第二功能:输出:此时锁存器Q=”1”输入:引脚上的第二功能信号,通过缓冲器4到内部第二功能输入端上.,44,45,2-6 时钟电路,复位电路和CPU时序一.时钟电路.见P19 图2.7二.复位电路.见P19 图2.8 复位后的初如状态.见P19 表2-10.,46,47,48,三.CPU时序.执行一条指令的时间称为指令周期.它由若干机器周期构成.而一个机器周期由12个时钟周期构成,且分为6个状态S1-S6.每个状态又分为两拍P1,P2.即:S1P1,S1P2至S6P2.8051指令糸统中,有单字节,双字节和3字节三类指令.其中单字节和双字节指令可为单或双机器周期.3字节指令均为双机器周期.只有乘除法指令为四机器周期.在每个机器周期中,ALE信号出现两次.每出现一次ALE信号,CPU就进行一次取指操作.见P20 图2.9 其中图(a)第二个ALE出现时为假读.即读后丢弃不用,PC也不加1.,49,
