欢迎来到三一办公! | 帮助中心 三一办公31ppt.com(应用文档模板下载平台)
三一办公
全部分类
  • 办公文档>
  • PPT模板>
  • 建筑/施工/环境>
  • 毕业设计>
  • 工程图纸>
  • 教育教学>
  • 素材源码>
  • 生活休闲>
  • 临时分类>
  • ImageVerifierCode 换一换
    首页 三一办公 > 资源分类 > PPT文档下载  

    EDA 技术实用教程 第3章.ppt

    • 资源ID:6504884       资源大小:5.51MB        全文页数:62页
    • 资源格式: PPT        下载积分:15金币
    快捷下载 游客一键下载
    会员登录下载
    三方登录下载: 微信开放平台登录 QQ登录  
    下载资源需要15金币
    邮箱/手机:
    温馨提示:
    用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)
    支付方式: 支付宝    微信支付   
    验证码:   换一换

    加入VIP免费专享
     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。
    5、试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。

    EDA 技术实用教程 第3章.ppt

    EDA 技术实用教程,第 3 章 FPGA/CPLD 结构与应用,3.1 概 述,KX康芯科技,图3-1 基本PLD器件的原理结构图,KX康芯科技,3.1 概 述,3.1.1 可编程逻辑器件的发展历程,KX康芯科技,3.1 概 述,3.1.2 可编程逻辑器件的分类,图3-2 PLD按集成度分类,编程工艺熔丝反熔丝EPROMEEPROMSRAMFLASH,KX康芯科技,3.2 简单可编程逻辑器件原理,3.2.1 电路符号表示,图3-3 常用逻辑门符号与现有国标符号的对照,KX康芯科技,3.2 简单可编程逻辑器件原理,3.2.1 电路符号表示,图3-4 PLD的互补缓冲器 图3-5 PLD的互补输入 图3-6 PLD中与阵列表示 十字交叉表示两条线未连接黑点:固定连接打叉:可编程,KX康芯科技,3.2 简单可编程逻辑器件原理,3.2.1 电路符号表示,图3-7 PLD中或阵列的表示 图3-8 阵列线连接表示,KX康芯科技,3.2 简单可编程逻辑器件原理,3.2.2 PROM,图3-9 PROM基本结构,KX康芯科技,3.2 简单可编程逻辑器件原理,3.2.2 PROM,图3-10 PROM的逻辑阵列结构,KX康芯科技,3.2 简单可编程逻辑器件原理,3.2.2 PROM,图3-11 PROM表达的PLD阵列图,KX康芯科技,3.2 简单可编程逻辑器件原理,3.2.2 PROM,图3-12 用PROM完成半加器逻辑阵列,KX康芯科技,3.2 简单可编程逻辑器件原理,3.2.3 PLA,图3-13 PLA逻辑阵列示意图,KX康芯科技,3.2 简单可编程逻辑器件原理,3.2.3 PLA,图3-14 PLA与 PROM的比较,KX康芯科技,3.2 简单可编程逻辑器件原理,3.2.4 PAL,图3-16 PAL的常用表示,图3-15 PAL结构,KX康芯科技,图3-17 一种PAL16V8的部分结构图,GAL:通用阵列逻辑器件与阵列可编程,或阵列不可编程!,KX康芯科技,图3-15 PAL结构,3.2.5 GAL,KX康芯科技,3.2 简单可编程逻辑器件原理,3.2.5 GAL,图3-15 PAL结构,KX康芯科技,3.2 简单可编程逻辑器件原理,3.2.5 GAL,图3-20 寄存器模式组合双向输出结构,KX康芯科技,3.2 简单可编程逻辑器件原理,3.2.5 GAL,图3-21 组合输出双向结构,KX康芯科技,3.2 简单可编程逻辑器件原理,3.2.5 GAL,图3-22 复合型组合输出结构,KX康芯科技,3.2 简单可编程逻辑器件原理,3.2.5 GAL,图3-23 反馈输入结构,KX康芯科技,3.2 简单可编程逻辑器件原理,3.2.5 GAL,图3-24 输出反馈结构,KX康芯科技,3.2 简单可编程逻辑器件原理,3.2.5 GAL,图3-25 简单模式输出结构,KX康芯科技,3.3 CPLD的结构与工作原理,图3-26MAX7000系列的单个宏单元,KX康芯科技,3.3 CPLD的结构与工作原理,图3-27 MAX7128S的结构,1逻辑阵列块(LAB),KX康芯科技,3.3 CPLD的结构与工作原理,2宏单元,KX康芯科技,3.3 CPLD的结构与工作原理,图3-28 共享扩展乘积项结构,3扩展乘积项,KX康芯科技,3.3 CPLD的结构与工作原理,3扩展乘积项,图3-29 并联扩展项馈送方式,KX康芯科技,3.3 CPLD的结构与工作原理,4可编程连线阵列(PIA),图3-30 PIA信号布线到LAB的方式,KX康芯科技,3.3 CPLD的结构与工作原理,5I/O控制块,图3-31 EPM7128S器件的I/O控制块,KX康芯科技,3.4 FPGA的结构与工作原理,3.4.1 查找表逻辑结构,图3-32 FPGA查找表单元,图3-33 FPGA查找表单元内部结构,LUT:Look up table,KX康芯科技,3.4.2 Cyclone/CycloneII系列器件的结构与原理,图3-34 Cyclone LE结构图,KX康芯科技,3.4 FPGA的结构与工作原理,3.4.2 Cyclone/CycloneII系列器件的结构与原理,图3-35 Cyclone LE普通模式,KX康芯科技,3.4.2 Cyclone/CycloneII系列器件的结构与原理,图3-36 Cyclone LE动态算术模式,KX康芯科技,3.4.2 Cyclone/CycloneII系列器件的结构与原理,图3-37 Cyclone LAB结构,KX康芯科技,3.4.2 Cyclone/CycloneII系列器件的结构与原理,图3-38 LAB阵列,KX康芯科技,3.4.2 Cyclone/CycloneII系列器件的结构与原理,图3-39 LAB控制信号生成,KX康芯科技,3.4.2 Cyclone/CycloneII系列器件的结构与原理,图2-40 快速进位选择链,KX康芯科技,3.4 FPGA的结构与工作原理,3.4.2 Cyclone/CycloneII系列器件的结构与原理,图3-41 LUT链和寄存器链的使用,KX康芯科技,3.4 FPGA的结构与工作原理,3.4.2 Cyclone/CycloneII系列器件的结构与原理,图3-42 LVDS连接,KX康芯科技,3.5 硬件测试技术,内部逻辑测试,图3-43 边界扫描电路结构,3.5.2 JTAG边界扫描测试,KX康芯科技,3.5 硬件测试技术,表3-1 边界扫描IO引脚功能,3.5.2 JTAG边界扫描测试,KX康芯科技,3.5 硬件测试技术,图3-44 边界扫描数据移位方式,3.5.2 JTAG边界扫描测试,KX康芯科技,3.5.2 JTAG边界扫描测试,图3-45 JTAG BST系统内部结构,KX康芯科技,3.5.2 JTAG边界扫描测试,图3-46 JTAG BST系统与与FPGA器件关联结构图,KX康芯科技,3.5 硬件测试技术,图3-47 JTAG BST选择命令模式时序,3.5.2 JTAG边界扫描测试,3.5.3 嵌入式逻辑分析仪 Altera Signaltap II,KX康芯科技,3.6 FPGA/CPLD产品概述,3.6.1 Lattice公司CPLD器件系列,1.ispLSI器件系列,2.ispMACH4000系列,3.Lattice EC&ECP系列,KX康芯科技,3.6 FPGA/CPLD产品概述,3.6.2 Xilinx公司的FPGA和CPLD器件系列,2.Spartan&Spartan-3&Spartan 3E器件系列,5.Xilinx的IP核,3.XC9500&XC9500XL系列CPLD,4.Xilinx FPGA配置器件SPROM,KX康芯科技,3.6 FPGA/CPLD产品概述,3.6.3 Altera公司FPGA和CPLD器件系列,1.Stratix II 系列FPGA,5.MAX系列CPLD,3.ACEX系列FPGA,4.FLEX系列FPGA,2.Stratix系列FPGA,6.Cyclone系列FPGA低成本FPGA,7.Cyclone II系列FPGA,8.MAX II系列器件,9.Altera宏功能块及IP核,KX康芯科技,3.6 FPGA/CPLD产品概述,3.6.4 Actel公司的FPGA器件,3.6.5 Altera公司的FPGA配置方式与配置器件,表3-2 Altera FPGA常用配置器件,KX康芯科技,3.7 编程与配置,表3-3 图3-48接口各引脚信号名称,KX康芯科技,3.7 编程与配置,3.7.1 JTAG方式的在系统编程,表3-3 图3-48接口各引脚信号名称,系统上电并正常工作时,计算机通过系统中的CPLD拥有的ISP直接对其进行编程,器件编程后立即进入正常工作,KX康芯科技,3.7 编程与配置,3.7.1 JTAG方式的在系统编程,图3-49 多CPLD芯片ISP编程连接方式,3.7 编程与配置,3.7.2 使用PC并行口配置FPGAFPGA:ICR(in-circuit reconfigurability)在线可重配置方式ALTERA器件中,有7种配置模式配置器件模式PS(被动串行)PPS(被动并行同步)PPA(被动并行异步)PSA(被动串行异步)JTAGAS(主动串行),FPGA器件的三种状态配置状态 用户模式初始化状态,KX康芯科技,3.7 编程与配置,3.7.2 使用PC并行口配置FPGA,图3-50 PS模式的FPGA配置时序,KX康芯科技,3.7 编程与配置,3.7.3 FPGA专用配置器件,图3-51 EPCS器件配置FPGA的电路原理图,PC对FPGA配置,在调试时方便,现场不可能每次用PC去配置,可用:EPROM、专用配置器件、单片机、CPLD、FLASH等,KX康芯科技,3.7 编程与配置,3.7.4 使用单片机配置FPGA,图3-52 用89C52进行配置,KX康芯科技,3.7 编程与配置,3.7.5 使用CPLD配置FPGA,使用单片机配置的缺点:1、速度慢,不适用于大规模FPGA和高可靠应用;2、容量小,单片机引脚少,不适合接大的ROM以存储较大的配置文件;3、体积大,成本和功耗都不利于相关的设计。,习 题,KX康芯科技,习题3-1 OLMC有何功能?说明GAL是怎样实现可编程组合电路与时序电路的。习题3-2 什么是基于乘积项的可编程逻辑结构?习题3-3 什么是基于查找表的可编程逻辑结构?习题3-4 FPGA系列器件中的EAB有何作用?习题3-5 与传统的测试技术相比,边界扫描技术有何优点?习题3-6 解释编程与配置这两个概念。习题3-7 请参阅相关资料,并回答问题:如本章给出的归类方式,将基于乘积项的可编程逻辑结构的PLD器件归类为CPLD;将基于查找表的可编程逻辑结构的PLD器件归类为FPGA,那么,APEX系列属于什么类型PLD器件?MAX II系列又属于什么类型的PLD器件?为什么?,

    注意事项

    本文(EDA 技术实用教程 第3章.ppt)为本站会员(小飞机)主动上传,三一办公仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知三一办公(点击联系客服),我们立即给予删除!

    温馨提示:如果因为网速或其他原因下载失败请重新下载,重复下载不扣分。




    备案号:宁ICP备20000045号-2

    经营许可证:宁B2-20210002

    宁公网安备 64010402000987号

    三一办公
    收起
    展开