嵌入式系统及其应用第五讲ARM9硬件平台设计.ppt

第五讲 ARM9硬件平台设计,南京邮电大学 电气信息工程系,2,1,3,2,4,5,印制板的设计,最小系统的设计,S3C2410X概述,外设及系统总线,6,硬件系统的调试,OUTLINE,硬件系统组成,3,1,3,2,4,5,印制板的设计,最小系统的设计,S3C2410X概述,外设及系统总线,6,硬件系统的调试,硬件系统组成,4,嵌入式系统的软硬件框架,串口、并口、USB、以太网等,LED、LCD、触摸屏、鼠标、键盘等,Linux、uCLinux、uC/OS-II、WINDOWS CE等,硬件系统组成,5,JXARM9-2410教学系统的硬件组成,以创维特公司生产的JXARM9-2410教学系统为原型,6,S3C2410X内部结构图,S3C2410X概述,7,1,3,2,4,5,印制板的设计,最小系统的设计,S3C2410X概述,外设及系统总线,6,硬件系统的调试,硬件系统组成,8,S3C2410X片上资源,S3C2410X概述,ARM920T核、工作频率203MHz；,16KB 数据Cache，16KB 指令Cache，MMU，外部存储器控制器；,LCD控制器（支持黑白、灰度、Color STN、TFT屏），触摸屏接口；,NAND FLASH控制器，SD/MMC接口支持，4个DMA通道；,3通道UART、1个多主I2C总线控制器、1个IIS总线控制器；,4通道PWM定时器及一个内部定时器；,117个通用I/O口；24个外部中断源；,8通道10位ADC；,实时时钟及看门狗定时器等。,两个USB主/一个USB从；,9,S3C2410X特性,S3C2410X概述,内核:1.8V I/O及存储器:3.3V,电源管理模式：Normal、Slow、Idle、Power off Normal Mode:该模式下如果所有外围设备都打开时电流消耗最大，允许用户通过软件关闭外围设备达到省电目的Slow Mode:不采用PLL的模式，能量消耗仅取决于外时钟的频率。由外部提供的时钟源作FCLKIdle Mode:关掉了给cpu的FCLK时钟，但外围设备时钟仍存在，任何到CPU的中断请求可以将cpu唤醒Power_off Mode:这种模式关掉了内部供电，仅有给wake_up部分的供电还存在。可以通过外部中断或实时时钟中断可以唤醒,272-FBGA,10,S3C2410X的引脚分布图,S3C2410X概述,11,S3C2410X的存储器映射,S3C2410X概述,12,总线控制信号,S3C2410X的引脚信号描述,13,SDRAM/SRAM,S3C2410X的引脚信号描述,14,NAND Flash,S3C2410X的引脚信号描述,15,LCD控制信号,S3C2410X的引脚信号描述,16,中断控制信号,S3C2410X的引脚信号描述,17,DMA控制信号,S3C2410X的引脚信号描述,18,UART控制信号,S3C2410X的引脚信号描述,19,ADC,S3C2410X的引脚信号描述,20,IIC-BUS控制信号,S3C2410X的引脚信号描述,21,IIS-BUS控制信号,S3C2410X的引脚信号描述,22,触摸屏接口控制信号,S3C2410X的引脚信号描述,23,USB主接口信号,S3C2410X的引脚信号描述,24,USB从接口信号,S3C2410X的引脚信号描述,25,SPI接口信号,S3C2410X的引脚信号描述,26,GPIO,S3C2410X的引脚信号描述,27,TIMER/PWM控制信号,S3C2410X的引脚信号描述,28,复位和时钟信号,S3C2410X的引脚信号描述,29,JTAG测试逻辑,S3C2410X的引脚信号描述,30,电源,S3C2410X的引脚信号描述,31,芯片及引脚分析,S3C2410X的引脚信号描述,具有大量的电源和接地引脚，应注意电源电压及分配,S3C2410X的引脚主要分为如下几类，即：数字输入(I)、数字输出(O)、数字输入/输出(I/O)、模拟输入/输出,输出类型的引脚主要用于S3C2410X对外设的控制或通信，由S3C2410X主动发出，这些引脚的连接不会对S3C2410X自身的运行有太大的影响,输入类型的引脚有些直接决定S3C2410X是否可正常运行，设计时应特别注意,输入/输出类型的引脚主要是S3C2410X与外设的双向数据传输通道,32,1,3,2,4,5,印制板的设计,最小系统的设计,S3C2410X概述,外设及系统总线,6,硬件系统的调试,硬件系统组成,33,最小系统,1、一个嵌入式处理器是不能独立工作的，必须给它供电、加上时钟信号、提供复位信号，如果芯片没有片内程序存储器，则还要加上存储器系统，然后嵌入式处理器才可能工作2、这些提供嵌入式处理器运行所必须的条件的电路与嵌入式处理器共同构成了这个嵌入式处理器的最小系统3、大多数基于ARM9处理器核的微控制器都有调试接口，这部分在芯片实际工作时不是必需的，但因为这部分在开发时很重要，所以把这部分也归入到最小系统中,最小系统的设计,34,最小系统框图,最小系统的设计,35,电源电路-概述,最小系统的设计,为整个系统提供能量，是整个系统工作的基础 电源系统处理的好坏，将直接影响到整个系统的稳定性、可靠性等,36,电源电路-考虑的因素,最小系统的设计,1.输入的电压范围、电流；2.输出的电压、最大电流、最大功率；3.输出纹波大小；4.安全因素；5.电池兼容和电磁干扰；6.体积要求；7.成本要求。,37,电源电路-需求分析,最小系统的设计,1、一般是多电源系统，I/O一般为3.3V供电，内核为2.5V（S3C44B0）、1.8V（S3C2410）或1.25V（PXA255）供电，有可能还包含5V或12V等电源；2、一般将数字电源和模拟电源分别供电；3、要求电源纹波比较小；,38,电源电路-芯片选型,最小系统的设计,1、有很多厂家均生产LDO DC-DC转换芯片，如Maxim、Linear、Sipex、TI、Microchip等；2、转换到5V的芯片有UA7805、TL750L05、LTC3425、REG1117-5等；3、转换到3.3V的芯片有LT1083（7.5A）、LT1084（5A）、LT1085（3A）、LT1086（1.5A），REG1117-3.3等；,39,电源电路-参考电路,最小系统的设计,S3C2410X供电电路,40,电源电路-参考电路,最小系统的设计,微处理器核供电电路,41,时钟电路,最小系统的设计,时钟电路用于向CPU及其它电路提供工作时钟，在该系统中，S3C2410X使用无源晶振，晶振的接法如下图所示,主时钟电路,RTC时钟电路,主时钟及USB时钟滤波,42,时钟电路,最小系统的设计,1、根据S3C2410X的最高工作频率以及PLL电路的工作方式，选择12MHz的无源晶振。12MHz的晶振频率经过S3C2410X片内的PLL电路倍频后，可达到202.8MHz的频率。,2、片内的PLL电路兼有频率放大和信号提纯的功能，因此，系统可以以较低的外部时钟信号获得较高的工作频率，以降低因高速开关时钟所造成的高频噪声。,43,复位电路,最小系统的设计,由RC电路及施密特触发器组成：,44,JTAG调试接口电路,最小系统的设计,1、JTAG(Joint Test Action Group，联合测试行动小组)是一种国际标准 测试协议，主要用于芯片内部测试及对系统进行仿真、调试。,2、目前大多数比较复杂的器件都支持JTAG协议，如ARM、DSP、FPGA器件等。3、标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为测试模式选择、测试时钟、测试数据输入和测试数据输出。4、JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能 实现对各个器件分别测试。JTAG接口还常用于实现ISP（In-System Programmable在系统编程）功能，如对FLASH器件进行编程等。5、通过JTAG接口，可对芯片内部的所有部件进行访问，因而是开发调试 嵌入式系统的一种简洁高效的手段。目前JTAG接口的连接有两种标准，即14针接口和20针接口。,45,JTAG调试接口电路-14针接口及定义,最小系统的设计,46,JTAG调试接口电路-20针接口及定义,最小系统的设计,47,最小系统的设计,JTAG调试接口示意图,48,JTAG接口电路设计接口电路,最小系统的设计,必须接上拉,20针JTAG接口,49,SDRAM接口电路设计SDRAM简介,与Flash存储器相比较，SDRAM不具有掉电保持数据的特性，但其存取速度大大高于Flash存储器，且具有读/写的属性，因此，SDRAM在系统中主要用作程序的运行空间，数据及堆栈区,当系统启动时，CPU首先从复位地址0 x0处读取启动代码，在完成系统的初始化后，程序代码一般应调入SDRAM中运行，以提高系统的运行速度，同时，系统及用户堆栈、运行数据也都放在SDRAM中,最小系统的设计,50,SDRAM接口电路设计SDRAM简介,SDRAM具有单位空间存储容量大和价格便宜的优点，已广泛应用在各种嵌入式系统中SDRAM的存储单元可以理解为一个电容，总是倾向于放电，为避免数据丢失，必须定时刷新（充电）。因此，要在系统中使用SDRAM，就要求微处理器具有刷新控制逻辑，或在系统中另外加入刷新控制逻辑电路S3C2410X在片内具有独立的SDRAM刷新控制逻辑，可方便地与SDRAM接口,最小系统的设计,51,SDRAM接口电路设计SDRAM选型,目前常用的SDRAM为8位/16位的数据宽度，工作电压一般为3.3V。主要的生产厂商为HYUNDAI、Winbond等。他们生产的同型器件一般具有相同的电气特性和封装形式，可通用。,本系统中使用Winbond的57V561620或W982516,57V561620存储容量为4组4M字节，工作电压为3.3V，常见封装为54脚TSOP，兼容LVTTL接口，支持自动刷新（Auto-Refresh）和自刷新（Self-Refresh），16位数据宽度。,最小系统的设计,52,SDRAM接口电路设计57V561620引脚分布,最小系统的设计,53,最小系统的设计,SDRAM接口电路设计 57V561620引脚信号描述,54,SDRAM接口电路设计SDRAM接口电路,最小系统的设计,55,FLASH接口电路设计FLASH简介,Flash存储器是一种可在系统（In-System）进行电擦写，掉电后信息不丢失的存储器。,它具有低功耗、大容量、擦写速度快、可整片或分扇区在系统编程（烧写）、擦除等特点，并且可由内部嵌入的算法完成对芯片的操作，因而在各种嵌入式系统中得到了广泛的应用。,作为一种非易失性存储器，Flash在系统中通常用于存放程序代码、常量表以及一些在系统掉电后需要保存的用户数据等。,最小系统的设计,56,FLASH接口电路设计FLASH选型,常用的Flash为8位或16位的数据宽度，编程电压为单3.3V。主要的生产厂商为INTEL、ATMEL、AMD、HYUNDAI等。,本系统中使用INTEL的TE28F128J3A。,TE28F128J3A存储容量为16M字节，工作电压为3.3V，采用56脚TSOP封装或48脚FBGA封装，16位数据宽度。,TE28F128J3A仅需单3.3V电压即可完成在系统的编程与擦除操作，通过对其内部的命令寄存器写入标准的命令序列，可对Flash进行编程（烧写）、整片擦除、按扇区擦除以及其他操作。,最小系统的设计,57,FLASH接口电路设计TE28F128J3A引脚分布,最小系统的设计,58,FLASH接口电路设计TE28F128J3A引脚信号描述,最小系统的设计,59,FLASH接口电路设计FLASH接口电路,最小系统的设计,60,1,3,2,4,5,印制板的设计,最小系统的设计,S3C2410X概述,外设及系统总线,6,硬件系统的调试,硬件系统组成,61,S3C2410X扩展系统,S3C2410X最小系统+SDRAM+FLASH电路可构成一个完全的嵌入式系统,可运行于SDRAM中的程序，也可以运行FLASH中的程序,程序大小可以很大，如果将程序保存到FLASH中，掉电后不会丢失，因此，既可以通过JTAG接口调试程序，也可以将程序烧写到FLASH，然后运行FLASH中的程序,在此基础上加入必要的接口及其他电路，就构成了具体的S3C2410X应用系统,外设及系统总线,62,串口接口电路设计串口简介,几乎所有的微控制器、PC都提供串行接口，使用电子工业协会（EIA）推荐的RS-232-C标准，这是一种很常用的串行数据传输总线标准。,早期它被应用于计算机和终端通过电话线和MODEM进行远距离的数据传输，随着微型计算机和微控制器的发展，不仅远距离，近距离也采用该通信方式。在近距离通信系统中，不再使用电话线和MODEM，而直接进行端到端的连接。,RS-232-C标准采用的接口是9芯或25芯的D型插头，以常用的9芯D型插头为例，各引脚定义下所示：,外设及系统总线,63,串口接口电路设计串口芯片选型,要完成最基本的串行通信功能，实际上只需要RXD、TXD和GND即可，但由于RS-232-C标准所定义的高、低电平信号与S3C2410X系统的TTL电路所定义的高、低电平信号完全不同。,TTL的标准逻辑“1”对应2V3.3V电平，标准逻辑“0”对应0V0.4V电平，而RS-232-C标准采用负逻辑方式，标准逻辑“1”对应-5V-15V电平，标准逻辑“0”对应+5V+15V电平，显然，两者间要进行通信必须经过信号电平的转换。,目前常使用的电平转换电路为Sipex公司的SP3232E。,外设及系统总线,64,串口接口电路设计SP3232E引脚分布,外设及系统总线,65,串口接口电路设计串口接口电路,RS232电平,TTL电平,外设及系统总线,66,IIC接口电路设计IIC简介,IIC总线是一种用于IC器件之间连接的二线制总线。它通过SDA（串行数据线）及SCL（串行时钟线）两线在连接到总线上的器件之间传送信息，并根据地址识别每个器件：不管是微控制器、存储器、LCD驱动器还是键盘接口。,外设及系统总线,S3C2410X内含一个IIC总线主控器，可方便地与各种带有IIC接口的器件相连。,在本实验系统中，外扩一片KS24C08作为IIC存储器。KS24C08提供1K字节的EEPROM存储空间，可用于存放少量在系统掉电时需要保存的数据。,67,IIC接口电路设计IIC接口电路,外设及系统总线,68,1,3,2,4,5,印制板的设计,最小系统的设计,S3C2410X概述,外设及系统总线,6,硬件系统的调试,硬件系统组成,69,印刷电路板设计注意事项,印刷电路板的设计,S3C2410X的片内工作频率为60MHz，因此，在印刷电路板的设计过程中，应该遵循一些高频电路的设计基本原则，否则会使系统工作不稳定甚至不能正常工作。,印刷电路板的设计人员应注意以下几个方面：,注意电源的质量与分配。,同类型信号线应该成组、平行分布。,70,电源质量与分配,印刷电路板的设计,电源滤波为提高系统的电源质量，消除低频噪声对系统的影响，一般应在电源进入印刷电路板的位置和靠近各器件的电源引脚处加上滤波器，以消除电源的噪声常用的方法是在这些位置加上几十到几百微法的电容同时，在系统中除了要注意低频噪声的影响，还要注意元器件工作时产生的高频噪声，一般的方法是在器件的电源和地之间加上0.1uF左右的电容，可以很好地滤出高频噪声的影响。,71,电源质量与分配,印刷电路板的设计,电源分配实际的工程应用和理论都证实，电源的分配对系统的稳定性有很大的影响，因此，在设计印刷电路板时，要注意电源的分配问题。在印刷电路板上，电源的供给一般采用电源总线（双面板）或电源层（多层板）的方式。电源总线由两条或多条较宽的线组成，由于受到电路板面积的限制，一般不可能布得过宽，因此存在较大的直流电阻，但在双面板的设计中也只好采用这种方式了，只是在布线的过程中，应尽量注意这个问题,72,电源质量与分配,印刷电路板的设计,电源分配在多层板的设计中，一般使用电源层的方式给系统供电。该方式专门拿出一层作为电源层而不再在其上布信号线。由于电源层遍及电路板的全面积，因此直流电阻非常的小，采用这种方式可有效的降低噪声，提高系统的稳定性。,73,同类型信号线的分布,印刷电路板的设计,在各种微处理器的输入输出信号中，总有相当一部分是相同类型的，例如数据线、地址线。,对这些相同类型的信号线应该成组、平行分布，同时注意它们之间的长短差异不要太大，采用这种布线方式，不但可以减少干扰，增加系统的稳定性，还可以使布线变得简单，印刷电路板的外观更美观。,74,1,3,2,4,5,印制板的设计,最小系统的设计,S3C2410X概述,外设及系统总线,6,硬件系统的调试,硬件系统组成,75,硬件调试,硬件系统的调试,尽可能的从简单到复杂，一个单元一个单元地焊接调试，以便在调试过程中遇到困难时缩小故障范围，在调试过程中，应先确定电路没有短路，才能通电调试。,先从最小系统调试：S3C2410X+电源电路+晶振电路+复位电路+JTAG接口,76,硬件调试,硬件系统的调试,然后加上SDRAM，再加上FLASH，然后再加上其它接口,芯片在工作时有一定的发热是正常的，但如果有芯片特别发烫，则一定有故障存在，需断电检查确认无误后方可继续通电调试。,77,电源、晶振及复位电路调试,硬件系统的调试,调试电源电路之前，尽量少接器件，通电之前检查有无短路现象,用示波器观测，晶振的输出应为12MHz,复位电路的nRESET端在未按按钮时输出应为高电平（3.3V），按下按钮后变为低电平，按钮松开后应恢复到高电平,78,JTAG接口电路调试,硬件系统的调试,调试JTAG接口电路之前，应该保证晶振已经起振,检测JTAG接口的TMS、TCK、TDI、TDO信号是否已与S3C4510B的对应引脚相连,连接调试器，看是否能够连接上，如果连接不上，检查TMS、TCK、TDI、TDO等信号是否正常,正常工作时，TRST应该为高电平，如果连接不上调试器，需要检查该信号,79,最小系统设计 存储系统映射 硬件设计与调试,小结,